[发明专利]多晶硅干法刻蚀的方法及半导体结构的制备方法有效
| 申请号： | 202211256544.5 | 申请日： | 2022-10-14 |
| 公开（公告）号： | CN115332069B | 公开（公告）日： | 2023-01-20 |
| 发明（设计）人： | 石卓 | 申请（专利权）人： | 广州粤芯半导体技术有限公司 |
| 主分类号： | H01L21/3215 | 分类号： | H01L21/3215;H01L21/3213 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 510700 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多晶硅干法刻蚀的方法及半导体结构的制备方法，多晶硅干法刻蚀的方法包括：提供半导体基底；于半导体基底表面形成多晶硅层；于多晶硅层表面形成光阻层，并对光阻层进行图形化，以使光阻层形成打开区与阻止区，且打开区贯穿光阻层；基于打开区对其下方的多晶硅层进行N型元素离子注入，以实现对打开区下方的多晶硅层的N型离子掺杂；对阻止区的特征尺寸进行微缩调整，得到预设特征尺寸的阻止区；基于打开区，干法刻蚀多晶硅层形成多晶硅过孔；去除光阻层。本发明通过对多晶硅层进行N型元素掺杂，使得对多晶硅层的干法刻蚀速率大幅度增加，大大降低了干法刻蚀的时间，降低了物理轰击对半导体基底的影响。 | ||
| 搜索关键词： | 多晶 硅干法 刻蚀 方法 半导体 结构 制备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州粤芯半导体技术有限公司，未经广州粤芯半导体技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211256544.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种半导体结构的制造方法-202310498461.5
- 苏财宝;陈嘉勇 - 合肥晶合集成电路股份有限公司
- 2023-05-06 - 2023-07-11 - H01L21/3215
- 本发明公开了一种半导体结构的制造方法，属于半导体技术领域。所述制造方法包括：提供一衬底，所述衬底包括并列设置的第一区域和第二区域；在所述衬底上形成垫氧化层和垫氮化层；在所述第一区域上形成第一浅沟槽；在所述第二区域上形成第二浅沟槽，且所述第二浅沟槽的深度大于所述第一浅沟槽的深度，所述第二区域上的所述垫氮化层的厚度小于所述第一区域上的所述垫氮化层的厚度；在所述第一浅沟槽和所述第二浅沟槽内沉积绝缘介质；平坦化所述绝缘介质，直至暴露所述第一区域上的所述垫氮化层；湿法刻蚀绝缘介质至所述第二区域上的所述垫氮化层暴露；去除所述垫氮化层。通过本发明提供的一种半导体结构的制造方法，提高半导体结构的性能。
- 多晶硅干法刻蚀的方法及半导体结构的制备方法-202211256544.5
- 石卓 - 广州粤芯半导体技术有限公司
- 2022-10-14 - 2023-01-20 - H01L21/3215
- 本发明提供一种多晶硅干法刻蚀的方法及半导体结构的制备方法，多晶硅干法刻蚀的方法包括：提供半导体基底；于半导体基底表面形成多晶硅层；于多晶硅层表面形成光阻层，并对光阻层进行图形化，以使光阻层形成打开区与阻止区，且打开区贯穿光阻层；基于打开区对其下方的多晶硅层进行N型元素离子注入，以实现对打开区下方的多晶硅层的N型离子掺杂；对阻止区的特征尺寸进行微缩调整，得到预设特征尺寸的阻止区；基于打开区，干法刻蚀多晶硅层形成多晶硅过孔；去除光阻层。本发明通过对多晶硅层进行N型元素掺杂，使得对多晶硅层的干法刻蚀速率大幅度增加，大大降低了干法刻蚀的时间，降低了物理轰击对半导体基底的影响。
- 一种半导体结构的制造方法及半导体结构-202210844521.X
- 宋富冉;黄厚恒;周儒领 - 合肥晶合集成电路股份有限公司
- 2022-07-19 - 2022-11-11 - H01L21/3215
- 本发明公开了一种半导体结构的制造方法及半导体结构，属于半导体技术领域，且所述半导体结构的制造方法包括以下步骤：提供一衬底，且所述衬底中包括第一类型掺杂区和第二类型掺杂区；在所述衬底上形成多晶硅层；向所述多晶硅层中植入第一离子，在所述多晶硅层内形成阻挡层，且所述阻挡层位于所述多晶硅层靠近所述衬底的一侧；在所述多晶硅层上形成光阻层，且所述光阻层覆盖所述第一类型掺杂区上的所述多晶硅层；以所述光阻层为掩膜，向所述多晶硅层中植入第一离子，在所述多晶硅层内形成阻挡区；以所述光阻层为掩膜，向所述阻挡区中植入第二离子。通过本发明提供的一种半导体结构的制造方法，可提高半导体结构的性能。
- 不同电压器件的集成制造方法-201711075683.7
- 胡君 - 上海华虹宏力半导体制造有限公司
- 2017-11-06 - 2021-01-22 - H01L21/3215
- 本发明公开了一种不同电压器件的集成制造方法，沟道区导电类型相同的不同电压器件的源漏区注入工艺采用同一块源漏注入光刻板定义，源漏区注入工艺包括如下步骤形成：步骤一、采用光刻板同时打开不同电压器件的源漏注入区域；步骤二、进行带角度的第二导电类型的第一次离子注入，用于改善对应器件的热载流子击穿和结击穿特性；步骤三、进行和沟道区导电类型相同的第一导电类型的第二次离子注入，用于降低器件的源漏结深并防止器件的源漏穿通；步骤四、进行第二导电类型形成源漏主体掺杂区的第三次离子注入，用于各器件的源区和漏区的主体掺杂区。本发明能降低源漏区注入工艺的光刻板数量，降低工艺成本。
- 半导体装置的制造方法-201710505666.6
- 王楠;潘梓诚;洪中山 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-06-28 - 2020-12-04 - H01L21/3215
- 本申请公开了一种半导体装置的制造方法，涉及半导体技术领域。所述方法包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上用于MOS器件的鳍片；在所述衬底上位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面；在所述隔离区和所述鳍片上的层间电介质层，所述层间电介质层具有露出所述鳍片的一部分的沟槽；在所述鳍片的露出部分的上表面和侧面上的栅极电介质层，以及在所述栅极电介质层上的功函数金属层；以及对所述功函数金属层进行离子注入，以增大所述MOS器件的阈值电压。本申请可以提高MOS器件的可靠性。
- 多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器-201410443496.X
- 王昆 - 中芯国际集成电路制造（上海）有限公司
- 2014-09-02 - 2016-03-30 - H01L21/3215
- 本申请公开了一种多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器。该多晶硅栅极包括形成于衬底中NMOS有源区上的NMOS栅极和形成于PMOS有源区上的PMOS栅极，该后处理方法包括：对NMOS栅极进行碳和/或锗离子掺杂以形成掺杂区，掺杂区的表面与NMOS栅极中靠近NMOS有源区的表面相贴；对形成有掺杂区的NMOS栅极进行N型掺杂；对PMOS栅极进行P型掺杂。上述碳和/或锗离子会占据NMOS栅极中晶格间隙位置，从而提高掺杂区对NMOS栅极中N型离子的横向扩散的阻挡作用，减少进入到PMOS栅极中N型离子，进而减少PMOS栅极中由P型离子引入的空穴和N型离子引入的电子之间发生复合而产生的耗尽区。
- 通过使用离子注入引入压缩金属栅极应力而在三栅极MOSFET中实现驱动电流增强-201510756141.0
- R·米恩德鲁;C·E·韦伯;A·阿苏托什;J·黄 - 英特尔公司
- 2010-11-18 - 2016-03-23 - H01L21/3215
- 一种半导体器件，包括鳍和金属栅极膜。鳍形成在半导体材料的表面上。金属栅极膜形成在鳍上并且包括在该金属栅极膜中注入的离子以形成该金属栅极内的压缩应力。在一个示例性实施例中，半导体材料的表面包括(100)晶格取向，并且鳍的取向沿相对于半导体的晶格的<100>方向。在另一个示例性实施例中，半导体材料的表面包括(100)晶格取向，并且鳍的取向沿相对于半导体的晶格的<110>方向。鳍包括由金属栅极膜内的压缩应力生成的非平面压缩。
- 在高深宽比图案上形成具有Si-N键的共形薄膜的方法-201110348426.2
- 洪国维;清水亮;难波邦年;李禹镇 - ASM日本公司
- 2011-09-02 - 2012-04-11 - H01L21/3215
- 在具有图案化表面的衬底上形成具有Si-N键的共形介电薄膜的方法包括：向反应空间中导入反应气体；以小于5秒历时的脉冲向该反应空间中导入硅前驱物；在硅前驱物的脉冲期间向该反应空间施加第一RF功率；在硅前驱物脉冲的间隔期间向该反应空间施加第二RF功率，其中硅前驱物脉冲的间隔期间的第二RF功率的平均强度比硅前驱物脉冲期间的第一RF功率的平均强度要大；以及重复该周期以在衬底的图案化表面上形成所需厚度的具有Si-N键的共形介电薄膜。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
