[发明专利]一种裸芯片的堆叠方法在审
| 申请号： | 202210082509.X | 申请日： | 2022-01-24 |
| 公开（公告）号： | CN114496813A | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | 李晗;郭清军;王超 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 王艾华 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种裸芯片的堆叠方法，根据上层芯片宽度，制作略窄于上层芯片宽度的叠层基柱，并且基柱总厚度高于下层键合丝高度，保证下层键合丝的可靠性。采用绝缘胶或导电胶完成叠层基柱的粘接。叠层基柱可采用陶瓷、铝等能保证粘接强度，且重量较轻的封装体内常见材料，以避免过分增加封装体重量和造成封装体内二次污染；上层为两边键合点芯片(包含两边中心键合点芯片和两边边缘键合点芯片)，制作宽等于上层芯片，长能保证搭接在叠层基柱上的基板。本发明所采用的材料成本低，加工简单，且适合多种芯片叠层，也适合多层芯片的叠层，使得模块的组装密度大于等于200％，模块体积减小。并且本发明能够兼容裸芯片焊接、粘片、压焊、封装等工序工艺。 | ||
| 搜索关键词： | 一种 芯片 堆叠 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210082509.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
