[发明专利]一种裸芯片的堆叠方法在审
申请号: | 202210082509.X | 申请日: | 2022-01-24 |
公开(公告)号: | CN114496813A | 公开(公告)日: | 2022-05-13 |
发明(设计)人: | 李晗;郭清军;王超 | 申请(专利权)人: | 西安微电子技术研究所 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/60 |
代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 王艾华 |
地址: | 710065 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 堆叠 方法 | ||
1.一种裸芯片的堆叠方法,其特征在于,包括以下步骤:
1)采用绝缘胶或导电胶粘接下层芯片到基板上,按照常规下层芯片拱丝高度完成键合;
2)参考上层芯片宽度,制作窄于上层芯片宽度的叠层基柱,并且基柱总厚度高于下层键合丝高度,保证下层键合丝的可靠性;
3)叠层基柱采用陶瓷、铝能保证粘接强度,且重量较轻的封装体内常见材料,以避免过分增加封装体重量和造成封装体内二次污染;
4)上层为两边键合点芯片,制作宽等于上层芯片,长能保证搭接在叠层基柱上的基板;
5)叠层基板的尺寸应覆盖所有下层叠层基柱,基板采用绝缘胶或导电胶粘接在叠层基柱上;
6)在叠层基板上粘接上层芯片,完成上层芯片键合;
7)如果需要继续叠层,就在叠层基板左右两端继续粘接叠层基柱,按上述操作继续叠层。
2.根据权利要求1所述的一种裸芯片的堆叠方法,其特征在于,步骤2)中,采用绝缘胶或导电胶完成叠层基柱的粘接。
3.根据权利要求1所述的一种裸芯片的堆叠方法,其特征在于,步骤4)中,上层为两边键合点芯片包含两边中心键合点芯片和两边边缘键合点芯片。
4.根据权利要求1所述的一种裸芯片的堆叠方法,其特征在于,叠层基板材料选择重量较轻、有支撑性、并且绝缘的陶瓷封装体内常见材质制作。
5.根据权利要求1所述的一种裸芯片的堆叠方法,其特征在于,若最上层为四边边缘键合点芯片,则在芯片的上下两侧增加叠层基柱直接粘接底板上,调节上下两侧叠层基柱的厚度与左右两侧叠层基柱粘接平面持平,保证上层芯片的粘接平稳可靠。
6.根据权利要求1所述的一种裸芯片的堆叠方法,其特征在于,若最上层为四边边缘键合点芯片,制作等于上层芯片尺寸的叠层基板,在基板上粘接最上层芯片,完成键合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210082509.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造