[发明专利]一种裸芯片的堆叠方法

说明书

本发明公开了一种裸芯片的堆叠方法，根据上层芯片宽度，制作略窄于上层芯片宽度的叠层基柱，并且基柱总厚度高于下层键合丝高度，保证下层键合丝的可靠性。采用绝缘胶或导电胶完成叠层基柱的粘接。叠层基柱可采用陶瓷、铝等能保证粘接强度，且重量较轻的封装体内常见材料，以避免过分增加封装体重量和造成封装体内二次污染；上层为两边键合点芯片(包含两边中心键合点芯片和两边边缘键合点芯片)，制作宽等于上层芯片，长能保证搭接在叠层基柱上的基板。本发明所采用的材料成本低，加工简单，且适合多种芯片叠层，也适合多层芯片的叠层，使得模块的组装密度大于等于200％，模块体积减小。并且本发明能够兼容裸芯片焊接、粘片、压焊、封装等工序工艺。

技术领域

本发明属于混合集成电路设计技术领域，特别涉及一种裸芯片的堆叠方法。

背景技术

随着技术的不断革新发展，航空、航天的运载、武器等领域不断要求更快、更小、更轻的计算机主体部分。因此，近年来，在这种刚性需求的驱使下，系统集成技术蓬勃发展，各种组装、封装技术不断涌现。使得计算机系统向微型化、轻型化发展。叠层组装芯片作为一种关键的组装技术，减小了系统集成技术的组装密度，有效助力了微型系统集成产品的发展。

现有的叠装芯片组装技术是芯片完成第一层键合后，再避开芯片边缘处的键合点，按照芯片中间绝缘部分的尺寸制作相应大小的Si载片，然后在芯片中心绝缘部分粘接制作好的硅片，再在上面粘接需要叠层的芯片，最后完成上层芯片的压丝键合。这种硅片的叠层组装方式存在以下问题：

1、仅能叠层键合丝在边缘的芯片

由于这种叠层方式要求利用下层芯片的绝缘部分粘接垫板，从而抬高上层芯片的粘接面，以避开下层键合丝的影响，因此，这种叠层方式仅限于键合丝在边缘的芯片叠层，面对目前出现的中间键合点等芯片这种叠层方式不适用。

2、必须采用硅片做为叠层垫片

由于叠层高度和垫片粘接面材料的限制，要求叠层使用的垫片厚度一般为500微米左右，且质地较硬，绝缘、重量较轻，因此普遍采用硅片做叠层垫片。硅片成本较高，加工周期较长，存在一定的局限性。

叠层组装芯片的组装技术系统集成的必需集成技术，一般采用硅片叠高堆叠方式来提高系统集成产品的集成密度。但是，随着系统集成产品工作频率的不断提升，高密度键合点芯片工作速度的也随之不断提升，不可避免的产生了中心键合点的高密度键合点芯片，其优势在于芯片速度更快，信号完整性越好，但是由于这种高速高密度键合点芯片由于键合点在中心，因此不能采用传统硅片叠高堆叠方式，而且大规模四边边缘键合点芯片也很难参与堆叠结构，需要一种新的堆叠方式解决这些问题，并且能兼容普通芯片的堆叠。

发明内容

本发明在于克服上述现有技术不足，提供一种裸芯片的堆叠方法，包括芯片键合丝设计、叠层基柱设计、叠层基板设计等。

本发明一种裸芯片的堆叠方法，包括以下步骤：

1)采用绝缘胶或导电胶粘接下层芯片到基板上，按照常规下层芯片拱丝高度完成键合；

2)参考上层芯片宽度，制作略窄于上层芯片宽度的叠层基柱，并且基柱总厚度高于下层键合丝高度，保证下层键合丝的可靠性。采用绝缘胶或导电胶完成叠层基柱的粘接。

3)叠层基柱可采用陶瓷、铝等能保证粘接强度，且重量较轻的封装体内常见材料，以避免过分增加封装体重量和造成封装体内二次污染；

4)上层为两边键合点芯片(包含两边中心键合点芯片和两边边缘键合点芯片)，制作宽等于上层芯片，长能保证搭接在叠层基柱上的基板。

5)叠层基板的尺寸应覆盖所有下层叠层基柱，材料选择重量较轻、有支撑性、并且绝缘的陶瓷等封装体内常见材质制作，基板采用绝缘胶或导电胶粘接在叠层基柱上。

6)在叠层基板上粘接上层芯片，完成上层芯片键合。