[发明专利]混合硬件-软件一致性框架在审
| 申请号： | 202080039641.1 | 申请日： | 2020-05-08 |
| 公开（公告）号： | CN113924557A | 公开（公告）日： | 2022-01-11 |
| 发明（设计）人： | M·米陶尔;J·达斯蒂达 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06F12/0831 | 分类号： | G06F12/0831;G06F12/0837 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李春辉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 加速器设备(140)与主机计算设备(105)中的硬件元件共享相同的一致性域。当大区块数据从主机移动到加速器设备中时，硬件和软件一致性的混合降低了管理数据的开销。在主机上执行的加速器应用(125)标识其希望转移到加速器设备以进行处理的数据集(130)。加速器应用将所有权从主机中的归属代理(135)转移到加速器设备。然后，从代理(155)可以取得数据的所有权。结果，从加速器设备中的请求代理(145)接收的任何存储器操作请求可以经由从代理获得对本地存储器(160)中的数据集的访问，而从代理无需从主机中的归属代理获得许可。 | ||
| 搜索关键词： | 混合 硬件 软件 一致性 框架 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080039641.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于利用条件所有权请求的智能存储操作的方法和装置-201680089060.2
- A.D.冈萨莱斯;F.G.伯纳特 - 英特尔公司
- 2016-09-30 - 2023-10-03 - G06F12/0831
- 利用条件所有权请求实现智能存储操作的方法和装置。一个方面包括在多核心处理器中实现的方法，该方法包括：响应于用新值修改目标高速缓存行（CL）的指令的执行，从请求者接收针对所有权的条件读（CondRFO），CondRFO标识目标CL和新值；从本地高速缓存确定与目标CL对应的本地CL；从本地CL确定本地值；将本地值与新值进行比较；当本地值与新值相同时，将本地CL的一致性状态设置成（S）共享；当本地值与新值不同时，将本地CL的一致性状态设置成（I）无效；以及向请求者发送响应和本地CL的副本。其他实施例包括被配置成执行该方法的动作的装置。
- 相干互连系统中的读取交易跟踪器生命期-201880009409.6
- 潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格 - ARM有限公司
- 2018-01-26 - 2023-09-01 - G06F12/0831
- 提供了一种在相干互连系统中的装置以及操作该装置的相应方法，相干互连系统包括发出请求的主设备和数据存储从属设备。该装置在相干协议交易的完成正在进行中的同时，保持从发出请求的主设备接收的相干协议交易的记录，并且响应于接收到来自发出请求的主设备、针对存储在数据存储从属设备中的数据条目的读取交易，以向数据存储从属设备发出直接内存传输请求。读取应答触发符被添加到直接内存传输请求，并且响应于接收到来自数据存储从属设备的读取应答信号，对应于直接内存传输请求的完成而更新由接收到读取交易而创建的记录。尽管通过直接内存传输满足了读取交易，因此减少了装置保持记录所需的生命期。还提供了相应的数据存储从属设备和操作该数据存储从属设备的方法。
- 利用分组元数据的数据放置-202180085242.3
- 谢尔盖·布拉戈杜罗夫;乔纳森·奥尔索普;塞耶德穆罕默德·塞耶扎德德尔切 - 超威半导体公司
- 2021-12-16 - 2023-08-15 - G06F12/0831
- 本发明公开了用于基于分组元数据来确定数据放置的系统、设备和方法。一种系统包括流量分析器，该流量分析器基于跨多种协议类型的活跃交换的分组中的元数据字段的观测值来确定跨连接的装置的数据放置。在一个具体实施中，系统支持的协议是计算快速链接(CXL)协议。流量分析器响应于在分组流中观察到的与来自预配置列表的项目相匹配的事件来执行各种动作。一旦数据移动完成，通过改变虚拟到物理地址转换，在软件应用程序下处理数据移动。在数据移动完成之后，线程将经由页表搜索程序或经由地址转换服务(ATS)请求将新主机物理地址拉入到其转换后备缓冲器(TLB)中。
- 高速外围组件互连(PCI)(PCIe)地址转译服务(ATS)中的快速失效-201880075493.1
- J·L·帕尼安;D·罗德 - 高通股份有限公司
- 2018-12-19 - 2023-08-15 - G06F12/0831
- 高速外围组件互连(PCI)(PCIe)地址转译服务(ATS)中的快速失效最初利用快速失效请求向诸端点警告地址正被失效，以及利用快速失效同步命令，该快速失效同步命令使得这些端点彻底冲洗掉与任何已失效地址相关联的残留的读/写命令，并且删除地址转译高速缓存(ATC)中的任何相关联的地址条目。每个端点可向主机发送同步完成确收。此外，具有针对每个失效请求的递增标识符的标签可被用于确定端点是否已缺失失效请求。
- 用于高速缓存行逐出的多级高速缓存一致性协议-202180065727.6
- A·阿普特;G·巴拉克里希南;A·林;V·卡利亚纳桑达拉姆 - 先进微装置公司
- 2021-09-19 - 2023-05-30 - G06F12/0831
- 本发明公开了用于通过优先级通道将高速缓存行逐出数据从CPU子系统传送到归属节点并且早期释放该高速缓存子系统以处理其他事务的系统和方法的示例。
- 监控存储器位置以识别存储在存储器位置处的数据是否已经被修改-202180057752.X
- 马修·詹姆斯·霍斯内尔 - ARM有限公司
- 2021-08-05 - 2023-05-26 - G06F12/0831
- 本发明公开了一种装置，其包括：用于存储对共享存储器的第一组存储器位置的指示的地址存储电路；用于指示是否已经达到该地址存储电路的容量的容量指示器；以及监控电路，其用于监控该第一组存储器位置和该共享存储器的在另一存储电路中识别的第二组存储器位置，以识别存储在任一组存储器位置处的数据是否已经被修改。该监控电路响应于确定该数据已经被修改而生成对该数据已经被修改的指示，并且处理电路接收该指示并执行指定该共享存储器中的新存储器位置的地址的监控地址指令，以根据该容量指示器来更新该地址存储电路或该另一存储电路，从而指示该新地址。
- 利用排除区域的DSB操作-202180062393.7
- J·格涅恩;J·H·凯尔姆;J·瓦什;P·卡娜帕帝皮莱;M·阿加瓦尔;G·N·列文斯基;R·F·鲁索;C·M·蔡 - 苹果公司
- 2021-09-10 - 2023-05-02 - G06F12/0831
- 公开了与数据同步屏障操作相关的技术。一种系统包括第一处理器，该第一处理器可从包括在该系统中的第二处理器接收数据屏障操作请求。基于从该第二处理器接收到该数据屏障操作请求，该第一处理器可确保由该第一处理器执行的指向排除区域之外的地址的未解决的加载/存储操作已经完成。该第一处理器可向该第二处理器回应该数据屏障操作请求在该第一处理器处完成，即使在指向该排除区域内的地址的一个或多个加载/存储操作是未解决的且在该第一处理器回应该数据屏障操作请求完成时未完成的情况下。
- 核对核高速缓存隐藏和目标发现-202180035242.2
- 何塞·阿尔贝托·乔奥;蒂亚戈·罗杰里奥·穆克;乔舒亚·兰德尔;亚历杭德罗·里科·卡罗;布鲁斯·詹姆斯·梅休森 - ARM有限公司
- 2021-05-25 - 2023-01-13 - G06F12/0831
- 本发明公开了一种用于从第一处理器内核向第二处理器内核传输数据的方法和装置。该第一处理器内核执行隐藏指令，该隐藏指令具有与该数据的数据地址相关联的第一操作数。基于该数据地址或第二操作数，确定第二处理器内核将是隐藏消息的隐藏目标。向该第二处理器内核发送隐藏消息，从而向该第二处理器内核通知所写入的数据。响应于接收到该隐藏消息，该第二处理器内核可选择将该数据存储在其高速缓存中。该数据可被包括在该隐藏消息中或响应于该第二处理器内核的读取请求而被检索。可通过至少部分地基于所监视的数据事务处理的预测来确定该第二处理器内核。
- 一致性存储器存取-201980070786.5
- T·P·芬克拜纳;T·D·拉森 - 美光科技公司
- 2019-10-08 - 2022-10-11 - G06F12/0831
- 与提供一致性存储器存取相关的设备和方法。一种用于提供一致性存储器存取的设备可包括存储器阵列、第一处理资源、耦合到所述存储器阵列的第一高速缓存线和第二高速缓存线、第一高速缓存控制器和第二高速缓存控制器。耦合到所述第一处理资源和所述第一高速缓存线的所述第一高速缓存控制器可被配置为提供对存储在所述第二高速缓存线中并对应于存储器地址的数据的一致性存取。通过接口耦合到所述设备外部的第二处理资源且耦合到所述第二高速缓存线的第二高速缓存控制器可被配置为提供对存储在所述第一高速缓存线中并对应于所述存储器地址的数据的一致性存取。可使用存储所述存储器地址的所述第一高速缓存控制器的第一高速缓存线地址寄存器和也存储所述存储器地址的所述第二高速缓存控制器的第二高速缓存线地址寄存器来提供一致性存取。
- 提供基于处理器的设备中的高速缓存一致性协议的动态选择-202080092476.6
- K·N·马吉尔;E·F·罗宾森;D·巴钱德;J·帕纳维奇;M·P·威尔逊;M·B·米切尔 - 微软技术许可有限责任公司
- 2020-11-24 - 2022-08-19 - G06F12/0831
- 公开了提供在基于处理器的设备中的高速缓存一致性协议的动态选择。就这一点而言，基于处理器的设备包括主PE和至少一个探听者PE、以及中央排序点(COP)。COP在逐存储的基础上动态地选择写入无效协议或写入更新协议作为高速缓存一致性协议，以用于维持由主PE进行的存储器存储操作的高速缓存一致性。该选择由COP基于可以由主PE、至少一个探听者PE、以及COP本身中的一个或多个生成和提供的一个或多个协议偏好指示符而被做出。在选择要使用的高速缓存一致性协议之后，COP向主PE和至少一个探听者PE中的每一个发送指示所选择的高速缓存一致性协议的响应消息。
- 在基于处理器的设备中支持跨连贯颗粒边界的原子存储器访问-202080077385.5
- E·F·罗宾森;D·巴钱德;J·帕纳维奇;K·N·马吉尔;M·B·米切尔;M·P·威尔逊 - 微软技术许可有限责任公司
- 2020-10-27 - 2022-06-17 - G06F12/0831
- 公开了在基于处理器的设备中支持跨连贯颗粒边界的原子存储器访问。在这方面，基于处理器的设备包括多个处理元件(PE)，并且还包括被配置成分发连贯颗粒(“cogran”)对原子访问(CPAA)令牌的专用中央排序点(SPCOP)。为了在连贯颗粒对上执行原子存储器访问，在PE可以以独占状态获得连贯颗粒对中的每个连贯颗粒之前，PE必须持有针对包含该连贯颗粒对中的一个连贯颗粒的地址块的CPAA令牌。因为必须在获得对连贯颗粒对中的至少一个连贯颗粒的独占访问之前获取CPAA令牌，并且因为SPCOP被配置成只允许一个CPAA令牌针对给定的地址块活跃，因此可以避免寻求访问相同连贯颗粒的PE之间的死锁和活锁。
- 混合硬件-软件一致性框架-202080039641.1
- M·米陶尔;J·达斯蒂达 - 赛灵思公司
- 2020-05-08 - 2022-01-11 - G06F12/0831
- 加速器设备(140)与主机计算设备(105)中的硬件元件共享相同的一致性域。当大区块数据从主机移动到加速器设备中时，硬件和软件一致性的混合降低了管理数据的开销。在主机上执行的加速器应用(125)标识其希望转移到加速器设备以进行处理的数据集(130)。加速器应用将所有权从主机中的归属代理(135)转移到加速器设备。然后，从代理(155)可以取得数据的所有权。结果，从加速器设备中的请求代理(145)接收的任何存储器操作请求可以经由从代理获得对本地存储器(160)中的数据集的访问，而从代理无需从主机中的归属代理获得许可。
- 用于访问共享存储器的系统、方法和装置-202080023075.5
- G·拉玛吉里;T·P·林格;M·帕特尔;J·贾拉勒;A·K·图马拉;M·D·威克海塞尔 - ARM有限公司
- 2020-03-17 - 2021-11-05 - G06F12/0831
- 本发明公开了一种用于通过基于读取/写入(R/W)访问权限过滤数据访问请求和监听响应来保护相干数据处理网络中的相干存储器内容的系统、装置和方法。请求在存储器保护单元中利用访问权限被增强，并且访问权限用于控制由网络的主节点进行的存储器访问。
- 在多个主要装置间使用有条件干预维持高速缓存同调性-201680054085.9
- 徐坤;T·Q·张;J·P·苏布拉马尼亚姆贾纳桑;H·M·勒;C·A·拉米雷斯 - 高通股份有限公司
- 2016-09-09 - 2021-08-24 - G06F12/0831
- 本发明公开在多个主要装置间使用有条件干预维持高速缓存同调性。在一个方面中，一种有条件干预电路配置成从多个窥探主要装置接收干预响应。为了选择窥探主要装置以提供干预数据，所述有条件干预电路确定多少窥探主要装置相较于请求主要装置具有相同或较大高速缓存线粒度大小。如果一个窥探主要装置具有相同或较大高速缓存线粒度大小，那么选择那个窥探主要装置。如果多于一个窥探主要装置具有相同或较大高速缓存线粒度大小，那么基于替代准则来选择窥探主要装置。由所述有条件干预电路消除由所述未经选择窥探主要装置提供的所述干预响应，且将来自所述经选择窥探主要装置的干预数据提供到所述请求主要装置。
- 修改存储数据的装置和方法-201980065855.3
- J·兰德尔;J·A·若昂;R·W·恩肖;A·R·卡罗;A·格兰特 - ARM有限公司
- 2019-08-27 - 2021-06-11 - G06F12/0831
- 本发明公开了一种请求方主处理设备(205)，该请求方主处理设备具有相关联的私有高速缓存存储装置(215)，该相关联的私有高速缓存存储装置用于存储供请求方主处理设备访问的数据。请求方主处理设备被布置成发出用于修改数据的请求，该数据与给定存储器地址相关联并存储在与接收方主处理设备(210)相关联的私有高速缓存存储装置(220)中。与接收方主处理设备相关联的私有高速缓存存储装置被布置成存储供接收方主处理设备访问的数据。接收方主处理设备及其相关联的私有高速缓存存储装置中的一者被布置成在数据被存储在与接收方主处理设备相关联的高速缓存存储装置中的同时执行数据的请求修改。
- 数据处理网络中的传输协议-201980029863.2
- 潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格 - ARM有限公司
- 2019-05-02 - 2020-12-25 - G06F12/0831
- 在包括经由相干互连而耦合的一个或多个请求节点和主节点的数据处理网络中，请求节点请求来自主节点的数据。请求的数据经由互连以多个数据节拍发送到请求节点，其中在第一时间接收多个数据节拍中的第一数据节拍，并且在第二时间接收最后数据节拍。响应于接收到第一数据节拍，请求节点将确认消息发送到主节点。在接收到确认消息时，主节点释放分配给读取事务的资源。另外，主节点被配置为允许在请求节点已经接收到请求的数据的所有节拍之前将针对请求节点的数据的监听请求发送到请求节点。
- 在存在推测性读取操作的情况下的缓存控制-201980024237.4
- 安德烈亚斯·拉斯·桑德伯格;斯蒂芬·迪斯特尔霍斯特;尼克斯·尼克勒睿思;伊恩·迈克尔·考尔菲尔德;彼得·理查德·格林哈尔格;弗雷德里克·克劳德·玛丽·皮里;阿尔宾·皮尔里克·托内尔 - ARM有限公司
- 2019-03-12 - 2020-11-13 - G06F12/0831
- 一致性控制电路(10)支持从请求方主设备(4)接收的安全推测性读取事务的处理。安全推测性读取事务是如下类型的：其请求目标数据被返回到请求方主设备(4)的请求方缓存(11)，同时禁止响应于安全推测性读取事务的其他缓存(12)中的与目标数据相关联的一致性状态的任何变化。作为响应，至少当目标数据被缓存在与第二主设备相关联的第二缓存中时，一致性控制电路(10)和第二缓存(12)中的至少一者被配置为在将目标数据在第二缓存内维持在相同一致性状态中的同时返回安全推测性读取响应。这帮助减轻了推测性边信道攻击。
- 用于处理写入操作的装置和方法-201880076927.X
- 安德鲁·克里斯托弗·罗斯;理查德·罗伊·格里森思怀特;阿里·格哈森·赛迪 - ARM有限公司
- 2018-11-28 - 2020-07-14 - G06F12/0831
- 提供了一种用于处理写入操作的装置和方法。该装置具有第一处理设备，该第一处理设备用于执行指令的序列，其中，该序列包括至少一个指令以及至少一个写入指令，该至少一个指令用于激活软件协议以建立用于将数据写入到第一存储器区域的所有权权限，该至少一个写入指令在建立所有权权限之后执行，以便执行一个或多个写入操作来输出写入数据以存储在第一存储器区域中的至少一个存储器位置中。与第一处理设备相关联的回写缓存用于存储在一个或多个写入操作期间输出的写入数据。一致性电路耦合到回写缓存以及至少一个另外的缓存，该至少一个另外的缓存与至少一个另外的处理设备相关联。第一处理设备响应于触发事件而启动清除操作，以便使得写入数据从回写缓存写入到存储器。此外，一致性电路响应于清除操作而与至少一个另外的缓存交互以实现硬件协议，以便使写入数据对至少一个另外的处理设备可见。这可以提供用于在某些系统中实现缓存一致性的非常高效且高性价比的机制。
- 数据处理-201880009507.X
- 迈克尔·菲利普;詹姆师德·加拉;克拉斯·玛格努斯·布鲁斯;保罗·吉尔伯特·梅耶;戴维·约瑟夫·霍金斯;潘尼德拉·库马尔·马纳瓦;约瑟夫·迈克尔·普斯德斯德里斯 - ARM有限公司
- 2018-01-23 - 2019-09-13 - G06F12/0831
- 存储器控制器包含存储器存取电路系统，此存储器存取电路系统被配置为响应于数据存取提示消息来启动储存在存储器中的数据的数据存取，此数据存取提示消息是从与存储器控制器进行数据通信的另一节点接受的；用于响应于数据存取请求来存取储存在存储器中的数据，此数据存取请求是从与存储器控制器进行数据通信的另一节点接收的并且用于提供所存取的数据作为对数据存取请求的数据存取响应。
- 混合输入/输出相关写入-201780056152.5
- A·E·特纳;B·雷赫利克 - 高通股份有限公司
- 2017-08-22 - 2019-04-26 - G06F12/0831
- 方面包含计算装置、设备和由所述设备实施以用于在计算装置上实施混合输入/输出I/O相关写入请求的方法，所述方法包含：接收I/O相关写入请求；从所述I/O相关写入请求产生第一混合I/O相关写入请求和第二混合I/O相关写入请求；将所述I/O相关写入请求的所述第一混合I/O相关写入请求和I/O相关写入数据发送到共享存储器；和将所述I/O相关写入请求的不具有所述I/O相关写入数据的所述第二混合I/O相关写入请求发送到相关性域。
- 多处理器系统中本地共享高速缓冲存储器之间的自我感知、对等高速缓冲传送-201780036731.3
- H·M·勒;T·Q·张;E·F·罗宾森;B·赫罗尔德;R·贝尔二世 - 高通股份有限公司
- 2017-06-05 - 2019-03-01 - G06F12/0831
- 本发明揭示在多处理器系统中的本地共享高速缓冲存储器之间的自我感知对等高速缓冲传送。提供一种共享高速缓冲存储器系统，其包括由相关联中央处理单元CPU及其它CPU以对等方式存取本地共享高速缓冲存储器。当CPU期望请求高速缓冲传送时(例如，响应于高速缓冲驱逐)，充当主CPU的CPU发布高速缓冲传送请求。作为响应，目标CPU发布指示其接受所述高速缓冲传送的意愿的监听响应。所述目标CPU还使用所述监听响应来自我感知其它目标CPU接受所述高速缓冲传送的所述意愿。愿意接受所述高速缓冲传送的所述目标CPU使用预定义目标CPU选择方案来确定其对所述高速缓冲传送的接受。此可避免CPU发布多个请求来查找目标CPU以进行高速缓冲传送。
- 专利分类
