“理查德·罗伊·格里森思怀特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果49个，建议您升级VIP下载更多相关专利

[发明专利]用于地址转换的数据处理装置和方法-CN202280013032.8在审
发明人：卡洛斯·加西亚-托宾;布鲁斯·詹姆斯·梅休森;马修·卢西恩·埃文斯;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2022-02-02 - 公布日： 2023-09-22 - 主分类号： G06F12/1009 文献下载
摘要：本发明提供了一种用于将多个转换条目存储在高速缓存中并且编码指示每个页表条目的属性的控制信息的装置和方法，每个转换条目对应于多个页表条目中的一个页表条目并且定义第一地址和第二地址之间的转换；响应于查询第一查找地址的查找而在该第一查找地址对应于存储在该高速缓存中的该多个转换条目中的一个转换条目时返回对应第二地址；响应于页表条目中的该属性的修改的通知而修改至少一些该控制信息；以及响应于该页表条目中的该属性的该修改的该通知而将与该页表条目相对应的至少一个转换条目保留在该高速缓存中，以供在查询对应第一查找地址的后续地址查找中使用。
用于地址转换数据处理装置方法

[发明专利]上下文信息转换高速缓存-CN202180088058.4在审
发明人：安德鲁·布鲁克菲尔德·斯温;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2021-11-25 - 公布日： 2023-09-22 - 主分类号： G06F21/79 文献下载
摘要：上下文信息相关指令致使基于指示指定执行上下文的指定上下文信息来执行上下文信息相关操作。上下文信息转换高速缓存10存储上下文信息转换条目，其各自指定未转换上下文信息和已转换上下文信息。查找电路14基于该指定上下文信息来执行该上下文信息转换高速缓存的查找，以识别该上下文信息转换高速缓存是否包括匹配上下文信息转换条目，该匹配上下文信息转换条目是有效的并且指定对应于该指定上下文信息的未转换上下文信息。当该匹配上下文信息转换条目被识别时，基于由该匹配上下文信息转换条目指定的该已转换上下文信息来执行该上下文信息相关操作。
上下文信息转换高速缓存

[发明专利]矢量处理-CN202180059685.5在审
发明人：奈杰尔·约翰·斯蒂芬斯;大卫·汉纳·曼塞尔;理查德·罗伊·格里森思怀特;马修·卢西恩·埃文斯;伊莲娜·米兰诺维奇 -专利权人： ARM有限公司
申请日： 2021-07-08 - 公布日： 2023-06-02 - 主分类号： G06F9/38 文献下载
摘要：本公开提供了一种装置，该装置包括：指令解码器，用于对处理指令进行解码；一个或多个第一寄存器；第一处理电路，用于在第一处理模式下执行经解码处理指令，其中第一处理电路被配置为使用一个或多个第一寄存器来执行经解码处理指令；以及控制电路，用于选择性地启动经解码处理指令在第二处理模式下的执行，其中使用一个或多个第二寄存器来选择性地执行经解码处理指令；指令解码器被配置为：在第一处理模式下对选自第一指令集的处理指令进行解码并且在第二处理模式下对选自第二指令集的处理指令进行解码，其中第一指令集和第二指令集中的一者或两者包括在第一指令集和第二指令集中的另一者中不可用的至少一个指令；指令解码器被配置为对用于在第一处理模式与第二处理模式之间进行改变的一个或多个模式改变指令进行解码；并且第一处理电路被配置为响应于模式改变指令的执行，在第一处理模式与第二处理模式之间改变当前处理模式。
矢量处理

[发明专利]分支指令-CN201780017738.0有效
发明人：托马斯·克里斯多夫·格鲁卡特;理查德·罗伊·格里森思怀特;西蒙·约翰·克拉斯克;弗朗索瓦·克里斯托弗·雅克·波特曼;布兰得利·约翰·史密斯 -专利权人： ARM有限公司
申请日： 2017-03-21 - 公布日： 2023-03-07 - 主分类号： G06F9/30 文献下载
摘要：一种数据处理系统提供分支转发指令(BF)，其具有指定要分支到的分支目标地址和标识该分支转发指令之后的程序指令的分支点的可编程参数，当到达该分支转发指令时，后跟到分支目标地址的分支。
分支指令

[发明专利]转换表地址存储电路系统-CN202180034641.7在审
发明人： 理查德·罗伊·格里森思怀特;詹森·帕克;马克·萨林·鲁特兰德;尤瓦尔·埃拉德 -专利权人： ARM有限公司
申请日： 2021-05-14 - 公布日： 2022-12-30 - 主分类号： G06F12/02 文献下载
摘要：本发明提供了一种装置，该装置具有：地址转换电路系统(16)，该地址转换电路系统用于将由存储器访问请求指定的目标虚拟地址(VA)转换成目标物理地址；第一/第二转换表地址存储电路系统(132,142,134,144)，该第一/第二转换表地址存储电路系统用于存储第一/第二转换表地址；以及受保护区域定义数据存储电路系统(130)，该受保护区域定义数据存储电路系统用于存储指定虚拟地址空间的至少一个受保护区域的区域定义数据。响应于存储器访问请求：当目标VA在受保护区域中时，地址转换电路系统(16)基于来自由第一转换表地址识别的第一转换表结构的地址转换数据来转换目标VA。当目标VA在受保护区域的外部时，基于来自由第二转换表地址识别的第二转换表结构的地址转换数据来转换目标VA。
转换地址存储电路系统

[发明专利]装置和方法-CN202180023840.8在审
发明人：尤瓦尔·埃拉德;詹森·帕克;理查德·罗伊·格里森思怀特;西蒙·约翰·克拉斯克;亚历山大·唐纳德·查尔斯·查德威克 -专利权人： ARM有限公司
申请日： 2021-03-08 - 公布日： 2022-11-11 - 主分类号： G06F12/14 文献下载
摘要：一种装置包括：转换电路，其用于执行转换操作以在第二存储器地址空间内生成经转换的第二存储器地址作为第一存储器地址空间内的第一存储器地址的转换，其中该转换电路被配置为根据存储在一个或多个转换信息地址处的转换信息来生成该经转换的第二存储器地址；权限电路，其用于执行检测权限信息的操作以指示对于给定第二存储器地址是否准许对该给定第二存储器地址进行存储器访问；以及访问电路，其用于在该权限信息指示准许对该给定第二存储器地址进行存储器访问时允许访问存储在该给定第二存储器地址处的数据；该访问电路被配置为选择性地允许由该转换电路访问转换信息地址，而无需该权限电路已经完成该检测权限信息的操作以指示是否准许对该转换信息地址进行存储器访问。
装置方法

[发明专利]一种处理数据的方法及装置-CN201680057785.3有效
发明人：詹森·帕克;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2016-09-09 - 公布日： 2022-09-02 - 主分类号： G06F9/30 文献下载
摘要：数据处理系统(2)包括意外处理电路(26)以检测包括利用寄存器库(20)的给定寄存器来传送数据值的意外触发处理操作的尝试执行。当检测到这样的意外触发处理操作时，症候群数据被存储在表征该意外触发处理操作的症候群寄存器(32)中，并且该症候群数据包括数据值。在中止写入指令的情形中，当出现意外时，值可被存储在症候群寄存器中。在中止读取指令的情况下，可以通过仿真由意外触发的代码来将数据值存储在症候群寄存器中。
一种处理数据方法装置

[发明专利]移动前缀指令-CN201680058692.2有效
发明人： 理查德·罗伊·格里森思怀特;奈杰尔·约翰·斯蒂芬斯 -专利权人： ARM有限公司
申请日： 2016-09-14 - 公布日： 2022-07-12 - 主分类号： G06F9/30 文献下载
摘要：设备2具有指令融合电路50，指令融合电路50用于融合自数据储存处提取的两个或两个以上指令，以生成经融合指令以由处理电路14处理。本发明提供一种移动前缀指令，该移动前缀指令向指令融合电路50指示该移动前缀指令可与紧接着的数据处理指令融合，而不需要比较该移动前缀指令及该紧接着的指令指定的寄存器。这使指令融合电路50能够以减少的硬件及能量成本来实施。
移动前缀指令

[发明专利]用于控制有界指针的使用的设备及方法-CN201680081078.8有效
发明人：格雷姆·彼得·巴尔内斯;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2016-12-23 - 公布日： 2021-08-10 - 主分类号： G06F21/52 文献下载
摘要：一种用于控制有界指针的使用的设备及方法。设备包括用于储存有界指针的储存器，其中每一有界指针包括指针值及相关联的属性，其中相关联的属性包括指示使用指针值时的可允许地址范围的范围信息。处理电路用于对输入有界指针执行签名操作以生成输出有界指针，其中通过签名操作所生成的签章被包括于输出有界指针内替换输入有界指针的规定位。另外，相关联的属性包括签名信息，签名信息由处理电路在输出有界指针内设置以标识已经签名该输出有界指针。方法使得在使用有界指针时增加控制流完整性攻击的复原力成为可能。
用于控制指针使用设备方法

[发明专利]使用执行单一步骤来诊断编码-CN201710550482.1有效
发明人：迈克尔·约翰·威廉姆斯;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2012-02-03 - 公布日： 2021-07-06 - 主分类号： G06F11/36 文献下载
摘要：本发明涉及使用执行单一步骤来诊断编码。方法包括：(i)控制处理器以单步骤模式执行，从而来自指令流的单个指令被执行，处理器判定单个指令是否为至少一种预定类型中的一种的指令并且在数据储存位置处储存类型指示符，并且在处理器已处理单个指令之后发生诊断异常；(ii)在诊断异常之后执行诊断操作，包括：访问储存于数据储存位置中的类型指示符；以及(iiia)响应于指示单个指令并非预定类型中的一种的类型指示符，控制处理器继续以单步骤模式执行指令，从而在从诊断异常返回之后执行下一单个指令；(iiib)响应于指示单个指令为至少一种预定类型中的一种的类型指示符，控制处理器退出单步骤模式并且不执行下一指令。
使用执行单一步骤诊断编码

[发明专利]用于控制存储器存取的装置及方法-CN201980055095.8在审
发明人：鲁本·鲍里索维奇·艾拉佩蒂安;格雷姆·彼得·巴尔内斯;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2019-10-21 - 公布日： 2021-04-09 - 主分类号： G06F12/14 文献下载
摘要：本申请提供一种用于控制存储器存取的装置及方法。装置具有存储器存取电路系统，用于响应于目标地址执行卷标保护型存储器存取操作，默认的卷标保护型存储器存取操作包括以下步骤：比较地址卷标与保护卷标，地址卷标与目标地址相关联，保护卷标储存在与一个或多个存储器位置的区块相关联的存储器系统中，一个或多个存储器位置的区块包括由目标地址识别出的寻址位置；以及生成是否在保护卷标与地址卷标之间检测到匹配的指示。此外，装置具有控制卷标储存器，用于对多个存储器区域中的每个区域，储存配置控制信息，此配置控制信息用于控制当目标地址在存储器区域内时存储器存取电路系统如何执行卷标保护型存储器存取操作。每个存储器区域对应于多个区块。这提供用于执行卷标保护型存储器存取操作的非常灵活且高效的机制。
用于控制存储器存取装置方法

[发明专利]用于事务存储器的设备和数据处理方法-CN201980055680.8在审
发明人：马修·詹姆斯·霍斯内尔;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2019-10-17 - 公布日： 2021-04-09 - 主分类号： G06F9/30 文献下载
摘要：在具有事务存储器支持电路系统20的设备2中，对于利用第一类型事务开始指令所开始的第一类型事务，跟随该第一类型事务开始指令之后经推测地执行的指令的结果被防止提交，直到到达事务结束指令为止。在检测到在来自另一线程的存储器存取的地址与针对该事务所追踪的地址之间的冲突时，中止被触发。对于利用第二类型事务开始指令所开始的第二类型事务，读取操作的地址被标记成可追踪的，同时写入操作的地址被省略而不标记成可追踪的。这允许支持事务存储器的设备也被用于多字地址监看。
用于事务存储器设备数据处理方法

[发明专利]处理保护标签丢失-CN201980048946.6在审
发明人： 理查德·罗伊·格里森思怀特;格雷姆·彼得·巴尔内斯 -专利权人： ARM有限公司
申请日： 2019-06-07 - 公布日： 2021-03-09 - 主分类号： G06F12/14 文献下载
摘要：公开了一种包括存储器存取电路以响应于接收到的目标地址来执行标签保护的存储器存取的装置及其操作方法。在该标签保护的存储器存取中，保护标签检索操作寻求检索与一个或多个存储器位置的块相关联地存储的保护标签，这些存储器位置包括由接收到的目标地址识别出的经寻址位置，并且保护标签检查操作比较与接收到的目标地址相关联的地址标签与由该保护标签检索操作检索到的保护标签。当保护标签检索操作在检索保护标签中不成功时，将替代保护标签值存储为与一个或多个存储器位置的块相关联的保护标签，这些存储器位置包括由目标地址识别出的经寻址位置。
处理保护标签丢失

[发明专利]处理支持事务存储器的设备中的独占式加载指令-CN201980036398.5在审
发明人：马修·詹姆斯·霍斯内尔;格里戈里奥斯·马格克里斯;理查德·罗伊·格里森思怀特;内森·永·胜·宗 -专利权人： ARM有限公司
申请日： 2019-05-09 - 公布日： 2021-01-15 - 主分类号： G06F9/30 文献下载
摘要：描述了一种设备，该设备使用独占式监控器指示来支持事务存储器和独占式加载/存储指令以追踪对给定地址的独占式访问。响应于在给定事务内执行的指定加载目标地址的预定类型的加载指令，先前针对该加载目标地址设置的任何独占式监控器指示被清除。响应于独占式加载指令，而触发对下述事务的中止：针对该事务，该给定地址被指定为该事务的地址工作集中的一个地址。这有助于维持在事务与非事务线程之间的互斥，即使在非事务线程中存在加载推测也如此。
处理支持事务存储器设备中的独占加载指令

[发明专利]带链接分支指令的分支目标变体-CN201980015441.X在审
发明人：格雷姆·彼得·巴尔内斯;理查德·罗伊·格里森思怀特 -专利权人： ARM有限公司
申请日： 2019-02-13 - 公布日： 2020-10-13 - 主分类号： G06F9/30 文献下载
摘要：一种设备2，包括指令解码器6和处理电路4。指令解码器6支持分支指令，该分支指令用于触发程序流程到目标地址处的指令的非顺序改变，该分支指令包括：带链接分支指令，针对该带链接分支指令设置了用于程序流程的后续返回的返回地址；以及至少一个目标检查类型的分支指令，针对该至少一个目标检查类型的分支指令，在采用分支时，当在目标地址处的指令并非至少一个允许的分支目标指令类型的指令时，触发错误处理响应。对于至少一个目标检查类型的分支指令的至少子集，带链接分支指令的分支目标变体为允许的分支目标指令类型。
链接分支指令目标变体

1
2
3
4
下一页»
尾页
共 49 条