“J·瓦什”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]可扩展高速缓存一致性协议-CN202180062434.2在审
发明人： J·瓦什;G·加格;B·P·利利;R·B·古纳;S·R·赫特塞尔;L·勒维-鲁斌;P·H·哈玛伦德;H·考西卡 -专利权人：苹果公司
申请日： 2021-09-10 - 公布日： 2023-05-02 - 主分类号： G06F12/0817 文献下载
摘要：描述了一种用于系统的可扩展高速缓存一致性协议，该系统包括耦接到一个或多个存储器控制器的多个一致代理。该存储器控制器可实现来自该存储器控制器耦接到的存储器的高速缓存块的精确目录。对高速缓存块的多个请求可为未解决的，并且请求的窥探和完成可包括接收代理处的预期高速缓存状态，如当处理该请求时该存储器控制器中的目录所指示，以允许该接收代理检测竞争条件。在一个实施方案中，这些高速缓存状态可包括一级共享状态和二级共享状态。该一级共享状态可适用于负责将该高速缓存块的副本发射到请求代理的一致代理。在一个实施方案中，可支持至少两种类型的窥探：窥探转发和窥探退回。
扩展高速缓存一致性协议

[发明专利]利用排除区域的DSB操作-CN202180062393.7在审
发明人： J·格涅恩;J·H·凯尔姆;J·瓦什;P·卡娜帕帝皮莱;M·阿加瓦尔;G·N·列文斯基;R·F·鲁索;C·M·蔡 -专利权人：苹果公司
申请日： 2021-09-10 - 公布日： 2023-05-02 - 主分类号： G06F12/0831 文献下载
摘要：公开了与数据同步屏障操作相关的技术。一种系统包括第一处理器，该第一处理器可从包括在该系统中的第二处理器接收数据屏障操作请求。基于从该第二处理器接收到该数据屏障操作请求，该第一处理器可确保由该第一处理器执行的指向排除区域之外的地址的未解决的加载/存储操作已经完成。该第一处理器可向该第二处理器回应该数据屏障操作请求在该第一处理器处完成，即使在指向该排除区域内的地址的一个或多个加载/存储操作是未解决的且在该第一处理器回应该数据屏障操作请求完成时未完成的情况下。
利用排除区域 dsb 操作

[发明专利]多个独立的芯片上互连件-CN202210396463.9在审
发明人： S·科洛尔;S·V·托塔;T·泽梅尔;S·拉哈夫;J·M·莱德肖;P·H·哈马兰德;E·塔迈里;J·瓦什;G·加尔格 -专利权人：苹果公司
申请日： 2022-04-15 - 公布日： 2022-10-21 - 主分类号： G06F15/78 文献下载
摘要：本公开涉及多个独立的芯片上互连件。在实施方案中，芯片上系统(SOC)包括其上形成有电路的半导体管芯，其中该电路包括多个代理和耦合到该多个代理的多个网络交换机。该多个网络交换机互连以形成多个物理和逻辑独立的网络。根据第一拓扑来构造该多个物理和逻辑独立的网络中的第一网络，并根据与该第一拓扑不同的第二拓扑来构造该多个物理和逻辑独立的网络中的第二网络。例如，该第一拓扑可以是环形拓扑，而该第二拓扑可以是网状拓扑。在实施方案中，可在该第一网络上执行相干性，并且该第二网络可以是松弛次序网络。
独立芯片互连

[发明专利]满足部分读取和非监听访问之间的访存顺序要求-CN200910158744.5有效
发明人： R·H·比尔斯;C-T·舒;R·J·沙弗拉内克;J·瓦什 -专利权人：英特尔公司
申请日： 2009-07-07 - 公布日： 2010-01-13 - 主分类号： G06F12/08 文献下载
摘要：本文描述了用于考虑到部分和非一致存储器访问而在基于高速缓存一致链路的互连中保持访存顺序的方法和装置。在一个实施例中，利用读取失效和/或监听失效消息来实现部分存储器访问，例如部分读取。当对等节点从请求方节点接收到引用了数据的监听失效消息时，所述对等节点使与所述数据相关联的高速缓存行失效，并且不直接将所述数据转发到所述请求方节点。在一个实施例中，当所述对等节点保存着处于已修改一致性状态下的所引用的高速缓存行时，响应于接收到所述监听失效消息，所述对等节点将所述数据写回与所述数据相关联的归属节点。
满足部分读取监听访问之间顺序要求