“G06F12/0831”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果75个，建议您升级VIP下载更多相关专利

[发明专利]数据处理方法和装置-CN202210321960.2在审
发明人：高峰 -专利权人：华为技术有限公司
申请日： 2022-03-30 - 公布日： 2023-10-24 - 主分类号： G06F12/0831 文献下载
摘要：本申请实施例公开了数据处理方法和装置，涉及存储技术领域，能够降低数据加密操作的内存访问次数。该方法包括：首先接收存储设备发送的DMA读请求，所述DMA读请求用于指示读取第一数据。然后根据所述DMA读请求确定目标内存地址和所述第一数据的加密控制信息，所述加密控制信息包括第一索引、LBA、安全秘钥索引和加密开关信息。根据所述目标内存地址读取所述第一数据。根据所述加密控制信息进行第一操作或第二操作，所述第一操作包括对所述第一数据进行加密生成第二数据并将所述第二数据发送给所述存储设备，所述第二操作包括将所述第一数据发送给所述存储设备。
数据处理方法装置

[发明专利]一种缓存访问方法、装置、存储介质及电子设备-CN202311156117.4在审
发明人：高军;郭丽丽;赵天磊;丁哲;薛洪波 -专利权人：飞腾信息技术有限公司;飞腾技术（广州）有限公司
申请日： 2023-09-08 - 公布日： 2023-10-20 - 主分类号： G06F12/0831 文献下载
摘要：本申请提出一种缓存访问方法、装置、存储介质及电子设备，应用于处理核中的访存执行部件，处理核还包括第二唤醒总线、第二结果总线、一级缓存以及二级缓存，包括：在获取到第一类加载指令时，控制第二唤醒总线、第二结果总线与二级缓存流水线执行第一类加载指令；第一类加载指令为携带目标标识的加载指令，目标标识表示第一类加载指令未命中一级缓存。新增加一组不和一级缓存的端口资源耦合的第二唤醒总线和第二结果总线，用来处理携带目标标识的第一类加载指令。将加载指令需要的资源解耦，减少了第一类加载指令对一级缓存的端口的多次占用，将一级缓存的端口资源释放给其他有需要访问一级缓存的端口进而增加访存执行部件的有效带宽。
一种缓存访问方法装置存储介质电子设备

[发明专利]从非易失性存储器缓存数据-CN201710212045.9有效
发明人：格利里·基斯;加博尔·莫里斯;曼·张·约瑟夫·耀 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2017-03-31 - 公布日： 2023-10-20 - 主分类号： G06F12/0831 文献下载
摘要：本公开涉及从非易失性存储器缓存数据。数据处理系统(2)包括互连电路(10)，该互连电路在包括处理器(4)、调试电路(6)、和DMA单元(8)的一个或多个事务主设备与包括非易失性存储器(12)、DRAM存储器(18)、和I/O接口(20)的一个或多个事务从设备之间提供多个存储器事务路径。在互连电路(10)和非易失性存储器(12)之间提供缓存(26)。缓存(26)可以是两路组关联缓存。缓存(26)可以用作只读缓存。缓存未命中将导致包括被遗漏的目标数据的缓存行的行填充。如果针对缓存(26)启用预取并且事务正尝试读取程序指令，则可执行预取操作，其中在缓存未命中时，另外的连续缓存行的数据也被获取到缓存(26)中。
非易失性存储器缓存数据

[发明专利]用于利用条件所有权请求的智能存储操作的方法和装置-CN201680089060.2有效
发明人： A.D.冈萨莱斯;F.G.伯纳特 -专利权人：英特尔公司
申请日： 2016-09-30 - 公布日： 2023-10-03 - 主分类号： G06F12/0831 文献下载
摘要：利用条件所有权请求实现智能存储操作的方法和装置。一个方面包括在多核心处理器中实现的方法，该方法包括：响应于用新值修改目标高速缓存行（CL）的指令的执行，从请求者接收针对所有权的条件读（CondRFO），CondRFO标识目标CL和新值；从本地高速缓存确定与目标CL对应的本地CL；从本地CL确定本地值；将本地值与新值进行比较；当本地值与新值相同时，将本地CL的一致性状态设置成（S）共享；当本地值与新值不同时，将本地CL的一致性状态设置成（I）无效；以及向请求者发送响应和本地CL的副本。其他实施例包括被配置成执行该方法的动作的装置。
用于利用条件所有权请求智能存储操作方法装置

[发明专利]数据读写方法、处理器芯片及计算机设备-CN202010642465.2有效
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-07-06 - 公布日： 2023-09-19 - 主分类号： G06F12/0831 文献下载
摘要：本申请实施例公开了一种数据读写方法、处理器芯片及计算机设备，属于芯片技术领域。处理器芯片包括：至少两个处理器核心、各个处理器核心对应的处理器缓存、牺牲缓存、互联总线以及片外接口；片外接口与互联总线电性相连；互联总线分别与各个处理器缓存电性相连，且互联总线与牺牲缓存电性相连；各个处理器缓存与各自对应的处理器核心电性相连，且各个处理器缓存与牺牲缓存电性相连；各个处理器核心与牺牲缓存电性相连；其中，牺牲缓存用于存储处于共享状态的缓存块。本申请实施例提供的处理器芯片能够避免不同处理器核心对同一共享缓存块中不同地址进行写操作时造成的缓存伪共享问题，提高了处理器芯片的处理器性能。
数据读写方法处理器芯片计算机设备

[发明专利]一种提升缓存带宽的方法、装置、设备及存储介质-CN202310587200.0在审
发明人：施葹;刘扬帆;徐越;苟鹏飞;陆泳;王贺 -专利权人：合芯科技有限公司;上海合芯数字科技有限公司
申请日： 2023-05-23 - 公布日： 2023-09-05 - 主分类号： G06F12/0831 文献下载
摘要：本申请属于缓存技术领域，公开了一种提升缓存带宽的方法、装置、设备及存储介质，该方法应用于缓存微结构中，该方法包括：步骤S1，接收新请求，并获取新请求的命中情况；步骤S2，基于命中情况和新请求确定执行条件；步骤S3，将新请求与缓存微结构中的旧请求进行地址对比，得到对比结果；若对比结果满足执行条件，则执行新请求。本申请可以提高缓存的并行处理能力，使得每个请求从进入缓存到被分发到并行处理状态机中执行的延时更小、单位时间内工作的并行处理状态机的个数更多，从而提升缓存整体的带宽和吞吐量。
一种提升缓存带宽方法装置设备存储介质

[发明专利]相干互连系统中的读取交易跟踪器生命期-CN201880009409.6有效
发明人：潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格 -专利权人： ARM有限公司
申请日： 2018-01-26 - 公布日： 2023-09-01 - 主分类号： G06F12/0831 文献下载
摘要：提供了一种在相干互连系统中的装置以及操作该装置的相应方法，相干互连系统包括发出请求的主设备和数据存储从属设备。该装置在相干协议交易的完成正在进行中的同时，保持从发出请求的主设备接收的相干协议交易的记录，并且响应于接收到来自发出请求的主设备、针对存储在数据存储从属设备中的数据条目的读取交易，以向数据存储从属设备发出直接内存传输请求。读取应答触发符被添加到直接内存传输请求，并且响应于接收到来自数据存储从属设备的读取应答信号，对应于直接内存传输请求的完成而更新由接收到读取交易而创建的记录。尽管通过直接内存传输满足了读取交易，因此减少了装置保持记录所需的生命期。还提供了相应的数据存储从属设备和操作该数据存储从属设备的方法。
相干互连系统中的读取交易跟踪生命

[发明专利]利用分组元数据的数据放置-CN202180085242.3在审
发明人：谢尔盖·布拉戈杜罗夫;乔纳森·奥尔索普;塞耶德穆罕默德·塞耶扎德德尔切 -专利权人：超威半导体公司
申请日： 2021-12-16 - 公布日： 2023-08-15 - 主分类号： G06F12/0831 文献下载
摘要：本发明公开了用于基于分组元数据来确定数据放置的系统、设备和方法。一种系统包括流量分析器，该流量分析器基于跨多种协议类型的活跃交换的分组中的元数据字段的观测值来确定跨连接的装置的数据放置。在一个具体实施中，系统支持的协议是计算快速链接(CXL)协议。流量分析器响应于在分组流中观察到的与来自预配置列表的项目相匹配的事件来执行各种动作。一旦数据移动完成，通过改变虚拟到物理地址转换，在软件应用程序下处理数据移动。在数据移动完成之后，线程将经由页表搜索程序或经由地址转换服务(ATS)请求将新主机物理地址拉入到其转换后备缓冲器(TLB)中。
利用分组数据放置

[发明专利]高速外围组件互连(PCI)(PCIe)地址转译服务(ATS)中的快速失效-CN201880075493.1有效
发明人： J·L·帕尼安;D·罗德 -专利权人：高通股份有限公司
申请日： 2018-12-19 - 公布日： 2023-08-15 - 主分类号： G06F12/0831 文献下载
摘要：高速外围组件互连(PCI)(PCIe)地址转译服务(ATS)中的快速失效最初利用快速失效请求向诸端点警告地址正被失效，以及利用快速失效同步命令，该快速失效同步命令使得这些端点彻底冲洗掉与任何已失效地址相关联的残留的读/写命令，并且删除地址转译高速缓存(ATC)中的任何相关联的地址条目。每个端点可向主机发送同步完成确收。此外，具有针对每个失效请求的递增标识符的标签可被用于确定端点是否已缺失失效请求。
高速外围组件互连 pci pcie 地址转译服务 ats 中的快速失效

[发明专利]一种应用于多控存储系统的缓存同步系统及方法-CN202011003758.2有效
发明人：马连志;陕振;李淑媛 -专利权人：北京计算机技术及应用研究所
申请日： 2020-09-22 - 公布日： 2023-07-28 - 主分类号： G06F12/0831 文献下载
摘要：本发明涉及一种应用于多控存储系统的缓存同步系统及方法，属于计算机信息存储技术领域。本发明设计的多控存储系统中的控制器间采用分层同步的方式进行缓存同步，先执行控制器组间主控制器缓存同步，再执行控制器组内的主从控制器缓存同步。控制器组间采用强一致性同步，保证各控制器组保存有最新的缓存数据；控制器组内采用类最终一致性同步，避免采用强一致性同步带来的高延迟。采用控制器组间和控制器组内缓存分层同步，各个控制器组内可并行进行缓存同步降低了多控存储系统内部共享总线的负载，并且降低了所有控制器都执行强一致性同步导致的高延迟，提升存储系统整体性能。
一种应用于存储系统缓存同步系统方法

[发明专利]电子装置的操作方法-CN202211030985.3在审
发明人：赵仁顺 -专利权人：三星电子株式会社
申请日： 2022-08-26 - 公布日： 2023-06-02 - 主分类号： G06F12/0831 文献下载
摘要：公开了一种电子装置的操作方法，所述电子装置包括处理器和存储器，所述方法包括：在第一偏置模式下，在没有外部主机装置的控制的情况下使用处理器访问存储器；当第一偏置模式结束时，从处理器向外部主机装置发送存储器的信息；以及在第二偏置模式下，在外部主机装置的控制下使用处理器访问存储器。
电子装置操作方法

[发明专利]用于高速缓存行逐出的多级高速缓存一致性协议-CN202180065727.6在审
发明人： A·阿普特;G·巴拉克里希南;A·林;V·卡利亚纳桑达拉姆 -专利权人：先进微装置公司
申请日： 2021-09-19 - 公布日： 2023-05-30 - 主分类号： G06F12/0831 文献下载
摘要：本发明公开了用于通过优先级通道将高速缓存行逐出数据从CPU子系统传送到归属节点并且早期释放该高速缓存子系统以处理其他事务的系统和方法的示例。
用于高速缓存逐出多级一致性协议

[发明专利]监控存储器位置以识别存储在存储器位置处的数据是否已经被修改-CN202180057752.X在审
发明人：马修·詹姆斯·霍斯内尔 -专利权人： ARM有限公司
申请日： 2021-08-05 - 公布日： 2023-05-26 - 主分类号： G06F12/0831 文献下载
摘要：本发明公开了一种装置，其包括：用于存储对共享存储器的第一组存储器位置的指示的地址存储电路；用于指示是否已经达到该地址存储电路的容量的容量指示器；以及监控电路，其用于监控该第一组存储器位置和该共享存储器的在另一存储电路中识别的第二组存储器位置，以识别存储在任一组存储器位置处的数据是否已经被修改。该监控电路响应于确定该数据已经被修改而生成对该数据已经被修改的指示，并且处理电路接收该指示并执行指定该共享存储器中的新存储器位置的地址的监控地址指令，以根据该容量指示器来更新该地址存储电路或该另一存储电路，从而指示该新地址。
监控存储器位置识别存储数据是否已经修改

[发明专利]针对高速缓存的数据处理方法及相关元件、设备、系统-CN201711224355.9有效
发明人：兰可嘉;程永波;李瑛 -专利权人：华为技术有限公司
申请日： 2017-11-28 - 公布日： 2023-05-09 - 主分类号： G06F12/0831 文献下载
摘要：本发明实施例公开了一种针对高速缓存数据处理方法及相关元件、设备、系统，该方法包括：内存控制器接收第一缓存控制器代理第一缓存行发送的第一请求，并广播针对第一请求的第一侦听指令；在未发送针对第一请求的第一响应数据的情况下，接收第二缓存控制器代理第二缓存行发送的与第一请求相冲突的第二请求，暂停对第二请求的响应；在已接收到第二缓存控制器发送的第二请求且未发送针对第二请求的第二响应数据的情况下，接收第二缓存控制器发送的针对第一侦听指令的冲突报文，向第一缓存控制器发送针对第一请求的第一响应数据，采用本发明实施例，可避免数据冲突，维护数据的一致性。
针对高速缓存数据处理方法相关元件设备系统

[发明专利]利用排除区域的DSB操作-CN202180062393.7在审
发明人： J·格涅恩;J·H·凯尔姆;J·瓦什;P·卡娜帕帝皮莱;M·阿加瓦尔;G·N·列文斯基;R·F·鲁索;C·M·蔡 -专利权人：苹果公司
申请日： 2021-09-10 - 公布日： 2023-05-02 - 主分类号： G06F12/0831 文献下载
摘要：公开了与数据同步屏障操作相关的技术。一种系统包括第一处理器，该第一处理器可从包括在该系统中的第二处理器接收数据屏障操作请求。基于从该第二处理器接收到该数据屏障操作请求，该第一处理器可确保由该第一处理器执行的指向排除区域之外的地址的未解决的加载/存储操作已经完成。该第一处理器可向该第二处理器回应该数据屏障操作请求在该第一处理器处完成，即使在指向该排除区域内的地址的一个或多个加载/存储操作是未解决的且在该第一处理器回应该数据屏障操作请求完成时未完成的情况下。
利用排除区域 dsb 操作

1
2
3
4
5
下一页»
尾页
共 75 条