[发明专利]半导体器件的测试结构及其制备方法、测试方法有效
| 申请号： | 202010723943.2 | 申请日： | 2020-07-24 |
| 公开（公告）号： | CN111668192B | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 曹启鹏;付博;王卉;曹子贵 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/66;H10B41/00;G01R31/26;G01R27/26 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件的测试结构及其制备方法、测试方法。所述测试结构包括：半导体衬底，所述半导体衬底包括存储单元区、以及位于所述存储单元区一侧的位线结构区；隧穿介质层，覆盖所述位线结构区的所述半导体衬底表面，并延伸到所述存储单元区的部分表面上；浮栅层，位于所述隧穿介质层表面上；位线，位于所述位线结构区的浮栅层上，且底部与所述位线结构区的浮栅层电性接触。由于该测试结构中，位线结构区的位线和存储区的浮栅层直接相连，因此，存储单元区的浮栅层与衬底之间的寄生电容与所述位线与衬底之间的寄生电容相等，从而通过测量所述位线与衬底之间的寄生电容，就可以获得所述浮栅层与衬底之间的寄生电容。 | ||
| 搜索关键词： | 半导体器件 测试 结构 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010723943.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种净化装置扫描检漏系统
- 下一篇：LDMOS器件的制造方法
