|
|
钻瓜专利网为您找到相关结果 59个，建议您 升级VIP下载更多相关专利
- [发明专利]NORD闪存存储器的制造方法-CN202310181804.5在审
-
曹启鹏;付博;王卉
-
上海华虹宏力半导体制造有限公司
-
2023-02-28
-
2023-06-06
-
H10B41/00
- 本发明提供一种NORD闪存存储器的制造方法，包括：提供衬底；在第一开口的侧壁形成侧墙结构，并以利用侧墙结构及图形化的掩模层蚀刻控制栅材料层、栅间介质层、浮栅材料层以形成第二开口；利用第二开口，采用干法蚀刻去除浮栅氧化层的至少一半厚度；采用湿法蚀刻去除剩余的浮栅氧化层以形成暴露衬底；第二开口内依次形成隧穿氧化层及字线；在衬底上形成存储单元。在本发明中，通过干法蚀刻去除至少一半厚度的浮栅氧化层，以均匀蚀刻第二开口底部的浮栅氧化层，再利用较短时间的湿法蚀刻去除剩余的浮栅氧化层以减小对衬底的影响，并清洗第二开口，从而在第二开口内形成形貌较佳的隧穿氧化层及字线，防止衬底中的有源区与字线短路。
- nord闪存存储器制造方法
- [发明专利]分栅快闪存储器及其制备方法-CN202010251504.6有效
-
曹启鹏;付博;王哲献;王卉
-
上海华虹宏力半导体制造有限公司
-
2020-04-01
-
2023-05-26
-
H10B41/30
- 本发明提供的一种分栅快闪存储器及其制备方法，该制备方法包括：提供一半导体衬底，半导体衬底包括相邻的存储区和逻辑区，存储区形成有字线栅极，逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，字线栅极包括覆盖共享字线的氧化物层；刻蚀所述端点处的氧化物层；形成图形化的掩模层，图形化的掩模层在字线栅极的端点处暴露出部分长度的字线栅极，还覆盖了逻辑区用于形成逻辑栅极的区域；以图形化的掩模层为掩模，刻蚀多晶硅层，并去除剩余图形化的掩模层，以形成逻辑栅极。本发明通过刻蚀端点处的氧化物层，有利于减少在后续工艺中会在存储区的字线栅极端点处产生的残留物，从而解决了因此引起的逻辑区和存储区功能失效问题的发生。
- 分栅快闪存及其制备方法
- [发明专利]CMOS集成器件的制造方法-CN202211320052.8在审
-
付博;曹启鹏;苏步春;王卉
-
上海华虹宏力半导体制造有限公司
-
2022-10-26
-
2023-04-04
-
H01L21/8238
- 本发明提供了一种CMOS集成器件的制造方法，应用于半导体技术领域。具体的，其针对现有技术中L90工艺平台为了节省光罩(1P4M,19ML)，而提出去掉3.3VN/PwellPH和LDDPH4层光罩的方案，即，1.5V/3.3VCMOS管共用阱well光罩和离子注入IMP条件，并且3.3VNMOS使用1.5VPLDD0pocketIMP(As160KeV)打穿GPL(gateploy)来提升器件速度的过程中，由于栅极多晶硅膜层的均匀性差，导致的CMOS集成器件的器件稳定性差的问题，提出了可以通过在形成栅极结构侧壁上的侧墙结构的工艺采用刻蚀补偿工艺的方式，来灵活的调整侧墙结构沿平行于半导体衬底表面方向的长度，以实现动态调整CMOS集成器件的沟道有效长度，进而稳定CMOS集成器件的稳定性。
- cmos集成器件制造方法
- [发明专利]半导体器件及其制备方法-CN202211316339.3在审
-
付博;曹启鹏;王卉
-
上海华虹宏力半导体制造有限公司
-
2022-10-26
-
2023-01-13
-
H01L21/768
- 本发明提供了一种半导体器件及其制备方法。具体的，其通过在形成以及刻蚀去除存储结构、存储结构两侧侧壁上的侧墙、源区以及漏区表面上覆盖的金属硅化物阻挡层SAB层之前，先至少在存储结构两侧侧壁上的第一侧墙的表面上形成侧墙保护层，然后再去除部分侧墙保护层，从而仅在第一侧墙的下端侧壁上形成用于保护第一侧墙的小侧墙，从而避免在后续SAB刻蚀工艺中对所述第一侧墙的下端部分区域发生侧向刻蚀、在形成CT的过程中造成在第一侧墙与CT之间出现缝隙、以及一旦CT靠近这种缝隙或孔洞，TiN在CT侧壁形成的不均匀造成的填充在CT中的六氟化钨会和硅衬底Si或者存储结构或者栅极结构中的SiO2材料发生火山反应，导致的CT中的金属W的损耗的问题。
- 半导体器件及其制备方法
- [发明专利]半导体器件及其制造方法-CN202211316317.7在审
-
曹启鹏;付博;梁海林;段新一;王卉
-
上海华虹宏力半导体制造有限公司
-
2022-10-26
-
2022-12-27
-
H01L21/768
- 本发明提供了一种半导体器件及其制造方法。在本发明提供的半导体器件的制造方法中，其通过在刻蚀去除有源区、源区以及漏区表面上覆盖的金属硅化物阻挡层SAB层之后，且在形成用于外接半导体器件的各电极的金属插塞CT的步骤之前，先利用特殊工艺在所述半导体衬底上形成一层高张应力填充层(例如可以为高张应力氮化硅层)，之后在刻蚀去除部分区域沉积的高张应力填充层。从而利用高张应力填充层的张应力特性更好的填满由于现有技术中在去除SAB层后形成的位于侧墙下方的孔洞，进而消除形成在位于侧墙下方的孔洞，避免了在后续工艺中形成金属插塞CT时发生的WF6钻出TIN薄膜，发生火山反应，以及CT中的金属损耗的技术问题，最终提高了半导体器件的性能。
- 半导体器件及其制造方法
- [发明专利]分栅快闪存储器及其制备方法-CN202010301046.2有效
-
曹启鹏;王卉
-
上海华虹宏力半导体制造有限公司
-
2020-04-16
-
2022-11-04
-
H01L27/11521
- 本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层(SIN层)，所述字线栅极的端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
- 分栅快闪存及其制备方法
- [发明专利]半导体结构的形成方法-CN201911131109.8有效
-
付博;曹启鹏;王卉;陈宏
-
上海华虹宏力半导体制造有限公司
-
2019-11-19
-
2022-02-22
-
H01L21/768
- 一种半导体结构的形成方法，包括：提供基底，包括第一区域及第二区域；在基底表面形成介质层，第一区域介质层内具有第一通孔，第二区域介质层内具有第二通孔，第一通孔开口大于第二通孔开口；在第一通孔内形成第一氧化层，在第二通孔内形成第二氧化层；刻蚀去除位于第一通孔底部的第一氧化层及第二通孔底部的部分厚度第二氧化层，在第一通孔下方的基底内形成凹槽；在第一通孔及凹槽侧壁上形成第一侧墙，在第二通孔侧壁上形成第二侧墙；在第一通孔及凹槽内形成第一字线层；在第二通孔内形成第二字线层；去除第二区域介质层、第二氧化层、第二侧墙及第二字线层；去除第二区域的部分厚度基底。本发明有助于将第二侧墙刻蚀去除干净，改善产品良率。
- 半导体结构形成方法
- [发明专利]一种自动化控比投料的投掷装置-CN202010026340.7有效
-
曹启鹏
-
温州职业技术学院
-
2020-01-10
-
2021-11-26
-
B01F7/24
- 本发明公开了一种自动化控比投料的投掷装置，包括底座、减速电机、接线盒与第三步进电机，所述底座的顶端通过螺栓固定混料桶，所述混料桶的下表面焊接有分料管，所述分料管的外表面均匀插设有投料槽，所述分料管的内壁上开设有滑槽，且滑槽的内侧设有分料机构，所述分料管的下表面通过螺丝固定有第二步进电机，所述第二步进电机的输出端穿透分料管的下表面，所述混料桶的外表面通过螺丝固定有接线盒，所述混料桶的上表面插设有配比筒，所述配比筒的前端外表面穿透设置有观察窗，且观察窗的外周与配比筒粘合固定，所述底座的上表面设有控量机构与滑架。本发明能够自动化控制投料比例，实现精准控量，操作简单，便于进行分批供料。
- 一种自动化投料投掷装置
|
