[发明专利]用来产生高速正交时钟的装置在审
| 申请号： | 202010077873.8 | 申请日： | 2020-02-01 |
| 公开（公告）号： | CN111884630A | 公开（公告）日： | 2020-11-03 |
| 发明（设计）人： | 林嘉亮 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | H03K5/151 | 分类号： | H03K5/151 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 黄艳;郑特强 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用来产生正交时钟的装置，用来接收一二相位输入时钟与输出一四相位输出时钟，该装置包含一电路按一环形拓扑而配置，其包含：一第一开关由该输入时钟的一第一相位控制；一第一反相放大器；一第二开关由该输入时钟的一第二相位控制；一第二反相放大器；一第三开关由该输入时钟的第一相位控制；一第三反相放大器；一第四开关由该输入时钟的第二相位控制；以及一第四反相放大器。该第一反相放大器与该第三反相放大器共用一第一再生负载，该负载根据该输入时钟的第一相位而重置；该第二反相放大器与该第四反相放大器共用一第二再生负载，该负载根据该输入时钟的第二相位而重置。 | ||
| 搜索关键词： | 用来 产生 高速 正交 时钟 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010077873.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于铁艺的四面四角压花方管一体成型机
- 下一篇：压缩机系统排程方法
- 同类专利
- 互补信号生成电路-201911053269.5
- 雷述宇 - 宁波飞芯电子科技有限公司
- 2019-10-31 - 2023-08-04 - H03K5/151
- 本申请提供一种互补信号生成电路，涉及电路技术领域。该互补信号生成电路包括：第一容性电路、第二容性电路和感性电路；第一容性电路和第二容性电路分别包括至少一个容性元件，感性电路包括至少一个感性元件；第一容性电路的第一端分别与电源和感性电路的第一端电连接；第一容性电路的第二端接地；第二容性电路的第一端与感性电路的第二端电连接，第二容性电路的第二端接地。通过电源为第一容性电路输入一次能量后，能量可以在第一容性电路和第二容性电路反复振荡，使第一容性电路和第二容性电路产生互补信号，相对于现有的生成互补信号的电路而言，可以有效减少能量浪费，降低互补信号生成电路的能耗。
- 一种支持丢失自动切换的时钟无缝切换电路-202211725088.4
- 岳金尧 - 成都电科星拓科技有限公司
- 2022-12-30 - 2023-04-25 - H03K5/151
- 本发明公开了一种支持丢失自动切换的时钟无缝切换电路，所述电路包括常规时钟无缝切换电路、第一时钟丢失检测电路和第二时钟丢失检测电路，所述第一时钟丢失检测电路以第二时钟作为参考时钟，所述第二时钟丢失检测电路以第一时钟作为参考时钟，所述第一时钟丢失检测电路和第二时钟丢失检测电路在所在时钟路径时钟丢失时向所述常规时钟无缝切换电路输出低电平，在时钟正常时向所述常规时钟无缝切换电路输出高电平。本发明能够在当前时钟丢失的情况下，将无缝切换电路输出的时钟切换为另一个时钟，使得时钟电路可以同时支持时钟丢失自动切换功能，和正常工作情况下的时钟无缝切换功能。
- 用于低电压差分信号LVDS的驱动器电路、用于LVDS的线路驱动器装置以及用于操作LVDS驱动器电路的方法-202180046223.X
- 埃莉莎·吉拉尼;多米尼克·鲁克 - AMS-欧司朗有限公司
- 2021-05-17 - 2023-03-03 - H03K5/151
- 在一个实施例中，用于低电压差分信号LVDS的驱动器电路包括相位对准电路(20)和输出驱动器电路(30)，所述相位对准电路(20)包括被配置为接收输入信号(Vin)的输入端(21)、被配置为根据输入信号(Vin)提供内部信号(Vint)的第一输出端(22)，以及被配置为提供反相内部信号(VintN)的第二输出端(23)，所述反相内部信号(VintN)是内部信号(Vint)的反相信号，所述输出驱动器电路(30)耦合到所述相位对准电路(20)，所述输出驱动器电路(30)包括被配置为接收内部信号(Vint)的第一输入端(31)、被配置为接收反相内部信号(VintN)的第二输入端(32)、被配置为根据内部信号(Vint)提供输出信号(Vout)的第一输出端(33)以及被配置为提供反相输出信号(VoutN)的第二输出端(34)，所述反相输出信号(VoutN)是输出信号(Vout)的反相信号。其中，所述相位对准电路(20)被配置为提供相位与内部信号(Vint)的相位对准的反相内部信号(VintN)。
- 低偏移的互补信号产生器与集成电路-202111085176.8
- 杨尚辑;池振圣 - 旺宏电子股份有限公司
- 2021-09-16 - 2022-10-11 - H03K5/151
- 本公开提供一种互补信号产生电路。互补信号产生电路包括一第一反相器串及一第二反相器串。第一反相器串包括两个串联的反相器，以依据一输入信号产生一同相位信号。第二反相器串包括三个串联的反相器，以依据输入信号产生一反相位信号。一补偿电容电路连接于第一反相器串的一节点。补偿电容电路可以在此节点添加电容，以在此节点增加电阻电容延迟，来模拟在PVT条件下第二反相器串的反相器的延迟。
- H半桥的控制电子电路-201680018803.7
- J.穆雷;C.普拉代勒 - 法国大陆汽车公司;大陆汽车有限公司
- 2016-02-04 - 2020-11-17 - H03K5/151
- 本发明涉及一种用于控制H半桥的电子电路，所述H半桥包括相应不同类型的第一（7）和第二（8）MOSFET晶体管，其源极分别连到供电线（2）和连到电气接地（4），并且相应的漏极连到负载（1）。此外，所述控制电路包括：相应的不同类型的第一（9）和第二（10）双极晶体管，其集电极分别连到供电线（2）和电气接地（4），并且相应的基极连到所述MOSFET晶体管（7、8）的控制模块（16）；以及在所述MOSFET晶体管（7、8）的栅极之间相对于彼此并联装配的第一（18）和第二（19）分支，其连到第一双极晶体管（9）和第二双极晶体管（10）的相应的发射极，所述第一（18）分支包括第一二极管（181）和第一电阻（182），所述第二（19）分支包括第二二极管（191）和第二电阻（192）。
- 用来产生高速正交时钟的装置-202010077873.8
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2020-02-01 - 2020-11-03 - H03K5/151
- 本发明公开了一种用来产生正交时钟的装置，用来接收一二相位输入时钟与输出一四相位输出时钟，该装置包含一电路按一环形拓扑而配置，其包含：一第一开关由该输入时钟的一第一相位控制；一第一反相放大器；一第二开关由该输入时钟的一第二相位控制；一第二反相放大器；一第三开关由该输入时钟的第一相位控制；一第三反相放大器；一第四开关由该输入时钟的第二相位控制；以及一第四反相放大器。该第一反相放大器与该第三反相放大器共用一第一再生负载，该负载根据该输入时钟的第一相位而重置；该第二反相放大器与该第四反相放大器共用一第二再生负载，该负载根据该输入时钟的第二相位而重置。
- 一种占空比为25%的正交本振信号产生装置-201921651029.0
- 王日炎;莫培思;王明照;周伶俐;张芳芳 - 广州润芯信息技术有限公司
- 2019-09-29 - 2020-06-09 - H03K5/151
- 本实用新型公开了一种占空比为25％的正交本振信号产生装置，通过采用两个结构相同的D锁存器级联形成负反馈环路，实现占空比为25％的本振信号的产生，同时还保证了IQ两路本振信号的相位差为90度，解决了现有技术需要首先通过占空比产生模块生成占空比信号，然后在根据相位校准模块对占空比信号进行校准的方法导致无线接收机的功耗大、体积大等问题，同时还可解决本振信号经过相位校准模块后导致占空比变大的问题。
- 时钟生成电路-201610146047.8
- 杨天骏;林志昌;黃明杰 - 台湾积体电路制造股份有限公司
- 2016-03-15 - 2019-03-08 - H03K5/151
- 本发明的实施例提供一种时钟生成电路，包括两相不重叠时钟生成电路、反相器和延时电路。两相不重叠时钟生成电路被配置为：基于非反相时钟信号和反相时钟信号来生成第一相位时钟信号和第二相位时钟信号。在时钟周期内的第一时间段和第二时间段期间，第一相位时钟信号和第二相位时钟信号对应于相同的逻辑值。反相器被配置为基于输入时钟信号来生成反相时钟信号。延时电路被配置为基于输入时钟信号来生成非反相时钟信号。延时电路具有足以使第一时间段和第二时间段之间的差值小于预定容差的预定延时。
- 互补输出产生器模块-201380070303.4
- S·S·斯蒂德曼;Z·伦德斯特鲁姆;C·N·格洛扎;S·D·库帕查恩;H·达尔马瓦斯克伊塔 - 密克罗奇普技术公司
- 2013-11-15 - 2019-01-18 - H03K5/151
- 本发明涉及一种互补输出产生器COG模块，其产生由上升及下降事件源所确定的至少两个互补输出。在所述COG模块的简单配置中，所述上升及下降事件源为相同信号，所述相同信号为具有所要周期及工作循环的信号。所述COG模块将此单信号输入转换成双互补输出。所述双输出的频率及工作循环实质上匹配所述单输入信号的频率及工作循环。可在所述互补输出之间引入消隐及静带时间，且还可对所述双互补输出进行相位延迟。另外，所述COG模块可提供高达四个输出以用于控制半波及全波桥式功率应用。
- 差分PVT/定时偏斜容差自校正电路-201280047869.0
- C·K·权 - 高通股份有限公司
- 2012-09-30 - 2014-06-04 - H03K5/151
- 用于对由制造工艺、电压和温度（PVT）中的变动所导致的误差以及输入定时误差进行自校正的电路的系统和方法。在示例性实施例中，提供了用于改善互补逻辑电路（400）中的输出信号（410）质量的方法。用第一可变电源（Vss）来数字化启用或偏置（控制B、控制D）互补逻辑电路中的n型晶体管。用第二可变电源（Vdd）来数字化启用或偏置（控制A、控制C）互补逻辑电路中的p型晶体管，该第二可变电源提供与第一可变电源的电压不同的电压，以减轻在p型晶体管（435）和n型晶体管（440）之间的开关时间中的差异。
- 用于正交时钟信号产生的装置和方法-201310453059.1
- R·谢尔;J·肯尼;陈伟弘 - 美国亚德诺半导体公司
- 2013-09-26 - 2014-04-02 - H03K5/151
- 本发明提供用于正交时钟信号产生的装置和方法。在某些实施中，正交时钟信号产生器包括正弦整形滤波器和多相滤波器。所述正弦整形滤波器可接收输入时钟信号，如方波或矩形波，并且可对所述输入时钟信号进行滤波以产生正弦型时钟信号。此外，所述多相滤波器可使用所述正弦型时钟信号以产生同相（I）和正交相（Q）时钟信号，其可具有约九十度的相差。在某些配置中，由所述多相滤波器产生的所述同相和正交相时钟信号可被缓冲电路缓冲以产生适合使用于时钟和数据恢复（CDR）系统中的同相和正交相正弦型参考时钟信号。
- 非重叠时脉产生器-201310090090.3
- 史蒂芬·欧图;汤玛士·麦可 - 晨星软件研发（深圳）有限公司;晨星半导体股份有限公司
- 2013-03-20 - 2014-01-01 - H03K5/151
- 本发明所提供的非重叠时脉产生器包含N个串接的脉冲产生模块及一致能模块。每一脉冲产生模块具有一输入端、一致能端及一输出端，且每一脉冲产生模块的该输入端系耦接至另一脉冲产生模块的该输出端。对每一脉冲产生模块来说，当该输入端的一输入信号具有一高电压电位，该致能模块透过该致能端控制该脉冲产生模块，将该输入信号拉低为具有一低电压电位，使该输出端的一输出信号被提升为具有该高电压电位。
- 一种大扇出、低功耗双相不相干时钟驱动器-200810126330.X
- 杨栋毅 - 北京天一集成科技有限公司
- 2008-06-25 - 2009-11-25 - H03K5/151
- 本发明公开了一种大扇出、低功耗双相不相干时钟驱动器，构成包括：与输入电源相接的，一个带缓冲器的CMOS驱动器的控制电路，一个带缓冲器的交叉耦合正反馈CMOS驱动器的控制电路；与两个控制电路输出相接的两个互不相干的输出驱动电路。本发明通过采用带缓冲器的CMOS驱动器和改进的交叉耦合正反馈CMOS驱动器的巧妙组合，构成了大扇出、低功耗双相不相干时钟驱动器。经过实测，本发明的驱动器可以保证每个信号有足够的驱动能力满足电路速度要求，对电路参数和工艺制造参数不敏感，要求不高，且工作稳定，可靠性强。具有易于制作、功耗低、工作状态稳定、可靠性强的特点。
- 一种时钟产生电路及设计方法-200810056221.5
- 罗晋;张信;盛世敏;张现聚 - 北京芯慧同用微电子技术有限责任公司
- 2008-01-15 - 2009-07-22 - H03K5/151
- 本发明公开了一种时钟产生电路及设计方法，包括：构建包括与非门和反相器的输入模块，通过输入模块接收并根据输入信号生成时钟信号传送给缓冲模块和输出模块；构建包括多个反相器的缓冲模块，通过缓冲模块接收并根据时钟信号生成缓冲信号；构建包括多个反相器的输出模块，通过输出模块接收并根据时钟信号和缓冲信号缓冲输出互不交叠的时钟信号；还包括：构建包括传输门和PMOS晶体管的延时模块，通过延时模块对时钟信号进行延时，生成延时信号；其中，依次连接输入模块、缓冲模块和延时模块，延时模块生成的延时信号作为输入信号回馈给输入模块。通过本发明提高了时钟产生电路的性能，减小了芯片面积，降低了芯片生产成本。
- 精确对称互补信号产生电路-200710035333.8
- 杨学军;王建军;李少青;张民选;陈吉华;赵振宇;陈怒兴;马剑武;邹金安;何小威;欧阳干;王洪海;刘征;唐世民;王东林 - 中国人民解放军国防科学技术大学
- 2007-07-10 - 2007-12-12 - H03K5/151
- 本发明公开了一种精确对称互补信号产生电路，它包括互补信号产生单元、差分调整单元和输出缓冲单元，所述互补信号产生单元包括由串联的第一反相器I1和第二反相器I2组成的第一支路以及由第三反相器I3和传输门G1组成的第二支路，所述差分调整单元包括第一PMOS晶体管M1、第二PMOS晶体管M2以及第一NMOS晶体管M3、第二NMOS晶体管M4，第二PMOS晶体管M2和第二NMOS晶体管M4的漏源相连并连结到第一PMOS晶体管M1的栅极，第一PMOS晶体管M1和第一NMOS晶体管M3的漏源相连并连结到第二PMOS晶体管M2的栅极，第一NMOS晶体管M3和第二NMOS晶体管M4的栅极作为输入端。本发明是一种结构简单、能够产生完全对称互补信号，从而提高产生电路整体性能的精确对称互补信号产生电路。
- 互补信号生成电路-200710088749.6
- 青木干夫 - 恩益禧电子股份有限公司
- 2007-03-22 - 2007-09-26 - H03K5/151
- 根据本发明的实施例的互补信号生成电路包括：反相元件，反相第一信号以便生成第二信号；第一晶体管，根据第一信号，电连接第一电源电位和第一输出端；第二晶体管，根据第二信号，电连接第一输出端和第二电源电位；第三晶体管，根据第二信号，电连接第一电源电位和第二输出端；以及第四晶体管，根据第一信号，电连接第二输出端和第二电源电位。
- 用于电荷耦合器件的驱动电路-200580026234.2
- 托马斯·格雷恩;莱因哈德·基尔申斯坦;马赛厄斯·蔡德勒 - 汤姆森特许公司
- 2005-07-18 - 2007-08-15 - H03K5/151
- 本发明提供了一种用于驱动电子设备的驱动电路、驱动电子设备的方法、以及包括这种驱动电路的对应电子设备。本发明的驱动电路被适配为以推挽模式生成第一和第二时钟信号。在一个实施例中，第一和第二时钟信号通过相应的驱动模块而被生成，并且进行由耦合模块提供的推挽模式耦合。此外，本发明的驱动电路的实施例包括电感性元件，其与电荷耦合器件的内部电容一起形成谐振电路。该谐振电路的谐振频率基本上等于所述时钟信号的频率，由此有效地允许驱动电路功耗的减小。
- 通过内插生成非偏斜互补信号的方法和设备-200510089472.X
- 尤安－安东尼奥·卡巴罗;法第·西克马特·格巴拉 - 国际商业机器公司
- 2005-08-15 - 2006-05-17 - H03K5/151
- 一种互补数字信号生成器电路和方法接收周期数字信号作为输入，在输出上生成数字信号的互补形式。由反相器和内插器处理所述数字信号。将反相和第一延迟形式的原始数字信号提供给第一内插器的两个输入，从而在内插器的输出上生成延迟第一延迟和通过内插器引入的延迟的数字信号的互补信号。反相该反相和第一延迟数字信号，通过第二匹配反相器第二次延迟，并作为输入提供给第二内插器。第二内插器的第二输入是原始数字信号。第二内插器的输出是延迟第一延迟和通过第二内插器引入的延迟的相应组合的数字信号。当匹配第一和第二内插器时，以第一和第二反相器的方式，两个内插器输出提供基本上无偏斜且匹配延迟增量的数字信号及其互补信号。
- 专利分类
