[发明专利]半导体器件及制造该半导体器件的方法在审
| 申请号： | 201910448552.1 | 申请日： | 2019-05-27 |
| 公开（公告）号： | CN110600476A | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 李云京;曹仑廷 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L27/11556 | 分类号： | H01L27/11556;H01L27/11582 |
| 代理公司： | 11330 北京市立方律师事务所 | 代理人： | 李娜 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件及制造该半导体器件的方法，包括：通过在衬底上交替堆叠模制绝缘层和初步牺牲层来形成初步堆叠结构；形成穿过所述初步堆叠结构的沟道孔；以及通过所述沟道孔将所述初步牺牲层转换成牺牲层，并且所述牺牲层的厚度大于所述初步牺牲层的厚度。 | ||
| 搜索关键词： | 牺牲层 半导体器件 堆叠结构 沟道 模制绝缘层 交替堆叠 衬底 穿过 转换 制造 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：/n通过在衬底上交替堆叠模制绝缘层和初步牺牲层来形成初步堆叠结构；/n形成穿过所述初步堆叠结构的沟道孔；以及/n使用所述沟道孔将所述初步牺牲层转换成牺牲层，/n其中，每个所述牺牲层的厚度大于每个所述初步牺牲层的厚度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910448552.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 垂直存储器件-201910530079.1
- 姜信焕;沈善一;玄升 - 三星电子株式会社
- 2019-06-19 - 2020-02-14 - H01L27/11556
- 提供了一种垂直存储器件，其包括：多个第一栅电极，在衬底的单元区域上堆叠，并在基本垂直于衬底的上表面的垂直方向上彼此间隔开；沟道，延伸穿过所述多个第一栅电极并且在垂直方向上延伸；第一接触插塞结构，与所述多个第一栅电极中的相应的第一栅电极接触，在垂直方向上延伸，并且包括第一金属图案、覆盖第一金属图案的下表面和侧壁的第一阻挡图案以及覆盖第一阻挡图案的下表面和侧壁的第一金属硅化物图案；以及第二接触插塞结构，在衬底的外围电路区域上沿垂直方向延伸，并且包括第二金属图案以及覆盖第二金属图案的下表面和侧壁的第二阻挡图案。
- 三维半导体存储器装置-201910387764.3
- 孙荣晥;姜书求;姜信焕 - 三星电子株式会社
- 2019-05-10 - 2020-01-31 - H01L27/11556
- 提供一种三维半导体存储器装置。所述三维半导体存储器装置包括：栅电极和模制绝缘层，交替地堆叠在基底上；沟道层，贯穿栅电极和模制绝缘层；以及栅极介电层，位于栅电极与沟道层之间。栅极介电层和沟道层可以位于基底的上部中，并且可以以第一角度弯曲且在基底的上部中在模制绝缘层下方延伸。
- 半导体存储器件、半导体器件和制造半导体器件的方法-201910639765.2
- 白石千 - 三星电子株式会社
- 2019-07-16 - 2020-01-24 - H01L27/11556
- 一种半导体存储器件包括：衬底，包括其上设置存储单元的单元区域和其上设置导电图案的连接区域，导电图案电连接到存储单元；第一字线堆叠，包括堆叠在单元区域中的衬底上并延伸到连接区域的多个第一字线；第二字线堆叠，包括堆叠在单元区域中的衬底上并延伸到连接区域的多个第二字线，第二字线堆叠与第一字线堆叠相邻；垂直沟道，设置在衬底的单元区域上，垂直沟道连接到衬底并分别与所述多个第一字线和所述多个第二字线联接；桥，将第一字线堆叠中的所述多个第一字线之一连接到第二字线堆叠的对应字线。
- 半导体器件及制造该半导体器件的方法-201910448552.1
- 李云京;曹仑廷 - 三星电子株式会社
- 2019-05-27 - 2019-12-20 - H01L27/11556
- 一种半导体器件及制造该半导体器件的方法，包括：通过在衬底上交替堆叠模制绝缘层和初步牺牲层来形成初步堆叠结构；形成穿过所述初步堆叠结构的沟道孔；以及通过所述沟道孔将所述初步牺牲层转换成牺牲层，并且所述牺牲层的厚度大于所述初步牺牲层的厚度。
- 三维半导体器件-201910454955.7
- 尹壮根;李载德 - 三星电子株式会社
- 2019-05-29 - 2019-12-13 - H01L27/11556
- 提供了一种三维半导体器件，所述三维半导体器件包括：下部结构；位于所述下部结构上的堆叠结构，所述堆叠结构包括：下组，所述下组包括在垂直方向上堆叠并且彼此间隔开的栅电极，以及上组，所述上组包括在所述垂直方向上堆叠并且彼此间隔开的栅电极，所述下组和所述上组在所述垂直方向上堆叠；以及垂直结构，所述垂直结构穿过所述堆叠结构。所述垂直结构可以包括垂直芯图案、位于所述垂直芯图案中的垂直缓冲部分以及垂直半导体层。所述垂直结构可以包括穿过所述下组的下垂直部分和穿过所述上组的上垂直部分，所述下垂直部分的上部区域的宽度大于所述上垂直部分的下部区域的宽度。所述垂直缓冲部分位于所述下垂直部分中并位于所述上垂直部分下方。
- 使用非共形牺牲层在三维存储设备中形成沟道孔的方法-201880001993.0
- 陈保友;程卫华;黄海辉;黄竹青;吴关平;朱宏斌;王玉岐 - 长江存储科技有限责任公司
- 2018-10-11 - 2019-11-22 - H01L27/11556
- 公开了使用非共形牺牲层在3D存储设备中形成沟道孔的方法的实施例。在一个示例中，在衬底上形成包括交错的第一电介质层和第二电介质层的电介质叠层。形成垂直延伸穿过电介质叠层的开口。沿着开口的侧壁形成非共形牺牲层，使得开口直径的变化减小。去除非共形牺牲层和电介质叠层邻接非共形牺牲层的部分。在去除非共形牺牲层和部分电介质叠层之后，在开口中形成沟道结构。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
