[发明专利]可重新配置的矩阵乘法器系统和方法有效
| 申请号： | 201880014540.1 | 申请日： | 2018-02-28 |
| 公开（公告）号： | CN110383237B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | A·J·雷德芬;D·E·史泰斯;T·D·安德森;K·车尔卡 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52;G06F17/16 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 李英 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可重新配置的矩阵乘法器(RMM)(0410)系统/方法允许紧密或松散耦合到片上系统(SOC)环境(0401)中的监督控制处理器应用控制逻辑(ACL)。RMM(0410)提供C＝A*B矩阵乘法运算，其具有A乘数矩阵(AMM)、B被乘数矩阵(BMM)和C乘积矩阵(CPM)，以及C＝A*B+D运算，其中D求和矩阵(DSM)表示先前乘法运算的结果或另一个先前定义的矩阵。RMM(0410)提供附加的CPM LOAD/STORE(加载/存储)路径，允许计算/数据传输操作(0421，0422，0423)的重叠，并从先前计算的CPM结果向AMM或BMM操作数输入提供CPM数据反馈。RMM(0410)预期共同使用8、16和32位操作数的可重新配置矩阵数据以及512位数据宽度的外部存储器总线和使用一系列RMM配置字(RCW)和流操作码功能(SOF)实施的指令控制单元(ICU)。 | ||
| 搜索关键词： | 重新 配置 矩阵 乘法器 系统 方法 | ||
【主权项】：
1.一种可重新配置的矩阵乘法器系统，包括：至少一个寄存器；至少一条数据总线；至少一个缓冲器；至少一个存储器，具有A乘数矩阵寄存存储器，B被乘数矩阵寄存存储器和C乘积矩阵寄存存储器；至少一个数据阵列，具有至少一个干阵列乘法器模块阵列，所述至少一个干阵列乘法器模块阵列包括至少一个叶阵列乘法器模块阵列；和至少一个数据格式化器；其中，所述至少一个寄存器、所述至少一个数据总线、所述至少一个缓冲器、所述至少一个存储器、所述至少一个数据阵列和所述至少一个数据格式化器被选择性地电耦合；其中，B被乘数矩阵包括前B被乘数矩阵寄存存储器和后B被乘数矩阵寄存存储器，每个存储器被组织为具有多个行的矩阵；其中，C乘积矩阵包括前C乘积矩阵寄存存储器和后C乘积矩阵寄存存储器，每个存储器被组织为具有至少一行的矩阵；其中，基于存储在至少一个寄存器中的数据，所述至少一个数据阵列重新配置所述A乘数矩阵、所述前B乘数矩阵和所述前C乘积矩阵寄存存储器和所述干阵列乘法器模块以及所述叶片阵列乘法器模块之间的数据路径互连；其中，基于存储在至少一个寄存器中的数据，所述至少一个数据阵列计算由所述干阵列乘法器模块以及所述叶阵列乘法器模块生成的乘法/累加寄存结果，所述计算包括所述前A乘数矩阵的行和所述前B乘数矩阵的一列或更多列的同时点积，以产生得到的前C乘积矩阵行向量结果，同时所述后B被乘数矩阵在所述计算期间从至少一个数据总线加载矩阵行；其中，所述至少一个数据格式化器将包含先前计算的点积的所述后C乘积矩阵的寄存行结果从初始数据格式变换为输出数据格式，以生成变换的乘法/累加结果，所述变换的乘法/累加结果存储在至少一个数据格式化器内的寄存器中，所述寄存器在所述计算过程中将所述变换的乘法/累加结果传输给所述至少一个数据总线；和其中在每个计算的交替周期中，前B被乘数矩阵、前C乘积矩阵、后C乘积矩阵和后B被乘数矩阵交换它们各自的功能，作为计算和数据传输寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880014540.1/，转载请声明来源钻瓜专利网。
- 上一篇：对主装置进行选择以实现同步音频
- 下一篇：用于基于模型的软件分析的系统和方法
- 同类专利
- 两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片-202311159955.7
- 强斌;董琛;胡薇;彭春雨;卢文娟;赵强;蔺智挺;吴秀龙 - 安徽大学
- 2023-09-11 - 2023-10-24 - G06F7/52
- 本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
- 精简近似的基于共享的单输入多权重乘法器-202180093015.5
- 饶朝林;周巾栋;马郁;吴旻烨;娄鑫;周平强;虞晶怡 - 上海科技大学
- 2021-03-26 - 2023-10-13 - G06F7/52
- 本发明提供了一种用于神经网络中的乘法的优化了的乘法器设计框架，该框架具有量化和近似计算功能。在根据本发明的神经网络加速器中，输入和中间值被量化为定点数，并且近似乘法器被设计为通过共享中间结果来更有效地执行乘法。如果近似乘法器产生不可接受的误差，则提供补偿方法来减小误差。
- 乘累加电路、包含该乘累加电路的处理器和计算装置-202310990483.3
- 王丹阳;陈双燕;翟云;范志军;杨作兴 - 深圳比特微电子科技有限公司
- 2023-08-08 - 2023-09-05 - G06F7/52
- 本公开涉及乘累加电路、包含该乘累加电路的处理器和计算装置。一种乘累加电路包括至少一个乘累加单元和求和单元。乘累加单元包括：乘法子电路，被配置为接收乘数并对其求积；累加子电路，其输入端耦接到乘法子电路的输出端，累加子电路被配置为接收乘法子电路的输出并对其累加；以及控制子电路，其输入端耦接到累加子电路的输出端并且其输出端提供乘累加单元的输出端，控制子电路被配置为接收控制信号和累加子电路的输出并根据控制信号而控制是否在控制子电路的输出端提供累加子电路的输出。求和单元的输入端耦接到所述至少一个乘累加单元的输出端。求和单元被配置为接收所述至少一个乘累加单元的输出并对其求和。
- 一种低功耗脉动阵列电路、芯片及电路控制方法-202310758764.6
- 乔树山;张默寒;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-06-26 - 2023-09-05 - G06F7/52
- 本发明公开了一种低功耗脉动阵列电路、芯片及电路控制方法，涉及集成电路技术领域，阵列计算电路，阵列计算电路用于计算矩阵脉动阵列；计算时钟电路，计算时钟电路的第一输入端接收系统时钟信号，当开始计算时，输入计算启动信号，计算时钟电路的第二输入端接收计算启动信号，计算时钟电路的输出端输出计算时钟信号至阵列计算电路，阵列计算电路工作。本申请增加了计算时钟电路，当开始计算时，输入计算启动信号至计算时钟电路，计算时钟电路工作，阵列计算电路工作；不计算时，停止输入计算启动信号，计算时钟电路停止工作，阵列计算电路也停止工作，降低了脉动阵列电路的功耗。
- 一种数据流水线计算路径结构及单线程数据流水线系统-202010969599.5
- 罗闳訚;周志新;何日辉 - 厦门壹普智慧科技有限公司
- 2020-09-15 - 2023-09-01 - G06F7/52
- 本发明涉及人工智能技术领域，更具体地，涉及一种数据流水线计算路径结构及单线程数据流水线系统。所述数据流水线计算路径结构包括顺次连接的树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元；树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元接收所需处理的数据与参数并对其进行处理后流出数据流水线计算路径结构，得到处理后的最终数据。所述数据流水线计算路径结构是一种通用的数据流水线计算架构，能够更高效地进行人工智能领域的计算。
- 用于多精度算术右移的方法、装置及系统-202211692557.7
- G·J·莱斯 - 德州仪器公司
- 2022-12-28 - 2023-07-04 - G06F7/52
- 本申请案的实施例涉及用于多倍精度算术右移的方法、装置及系统。一种方法(1500)包含由高位移位电路及低位移位电路中的每一者接收算术右移运算的操作数(1502)。所述高位移位电路经配置以提供高位输出，所述低位移位电路经配置以提供低位输出，且与所述低位输出级联的所述高位输出是所述算术右移运算的结果。所述方法还包含：接收所述算术右移运算的移位值(1504)；响应于所述移位值，检测其中所述操作数的一部分而非全部可移位到对应于所述低位输出的位中的移位条件(1506)；及响应于检测到所述移位条件，由中间移位电路将所述操作数的至少一部分提供到所述低位移位电路作为可选输入(1508)。
- 除法和模运算-202211596737.5
- D·孔德鲁 - 德克萨斯仪器股份有限公司
- 2022-12-12 - 2023-06-20 - G06F7/52
- 本发明涉及除法和模运算。在一些示例中，一种设备(500)包括具有输入线(530)的除法逻辑电路(510)，该输入线包括第一最低有效输入线(534)。该除法逻辑电路(510)还包括临时输出线(540)，该临时输出线包括第二最低有效线(544)。该设备还包括第一多路复用器(560)，其具有耦合到第一最低有效输入线(534)的第一数据输入。该第一多路复用器(560)还包括耦合到第二最低有效线(544)的第二数据输入。
- 用于矩阵乘法阵列上的可分离卷积过滤器操作的方法和装置-202211370650.6
- M·艾斯皮格;D·阿加瓦尔 - 英特尔公司
- 2022-11-03 - 2023-06-13 - G06F7/52
- 描述了涉及矩阵乘法阵列上的可分离卷积过滤器操作的方法和装置。在实施例中，逻辑电路基于二维卷积核来生成第一卷积核和第二卷积核。矩阵处理阵列包括多个融合乘加FMA块，该矩阵处理阵列在第一轮次期间将第一卷积核应用于输入数据来生成中间数据，并且该矩阵处理阵列将第二卷积核应用于中间数据来生成输出数据。还公开并要求保护其他实施例。
- 一种模糊逻辑全硬件计算电路及其设计方法-202310165875.6
- 李亚;纪少军;戴青云 - 广东技术师范大学
- 2023-02-27 - 2023-06-06 - G06F7/52
- 本发明公开了一种模糊逻辑全硬件计算电路及其设计方法，包括：通过忆阻器构建模糊化模块，根据忆阻矩阵结构获取隶属函数，通过隶属函数进行模糊化处理，输出隶属度；构建模糊规则库模块，将隶属度作为模糊规则库模块的输入，获取模糊规则及规则权重；通过推理引擎模块将所述规则转化为模糊集之间的映射关系，根据后件关系调节获取使得忆阻模糊逻辑系统的精度达到最高，仿真输出模糊逻辑全硬件计算电路。本发明提出忆阻模糊逻辑电路实现大规模并行计算，具有低功耗、高容错、高度并行性等鲜明优势，解决现有忆阻模糊逻辑电路软件运算速度慢和无法实现全并行编程的问题。
- 信号处理方法、装置、电子设备及存储介质-202310067574.X
- 曹宏炳;杨蓝;张翔南;王宇;周兰 - 北京航天微电科技有限公司
- 2023-02-06 - 2023-05-26 - G06F7/52
- 本发明提供的一种信号处理方法、装置、电子设备及存储介质，通过获取输入信号；再对所述输入信号进行混频处理；接着，对混频处理后的所述输入信号进行滤波处理，对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。通过将输入信号与常数相乘的方式实现混频，同时充分利用混频后信号一半为零值、半带滤波器滤系数一半的零值、滤波器系数的对称性以及抽取可丢弃一半滤波器输出数据的特点，可以大大减少所需乘法器数量，降低运算量和实现复杂度。本发明提供的一种信号处理方法、装置、电子设备及存储介质可以应用于数字信号处理技术领域。
- 可重新配置的矩阵乘法器系统和方法-201880014540.1
- A·J·雷德芬;D·E·史泰斯;T·D·安德森;K·车尔卡 - 德克萨斯仪器股份有限公司
- 2018-02-28 - 2023-05-26 - G06F7/52
- 可重新配置的矩阵乘法器(RMM)(0410)系统/方法允许紧密或松散耦合到片上系统(SOC)环境(0401)中的监督控制处理器应用控制逻辑(ACL)。RMM(0410)提供C＝A*B矩阵乘法运算，其具有A乘数矩阵(AMM)、B被乘数矩阵(BMM)和C乘积矩阵(CPM)，以及C＝A*B+D运算，其中D求和矩阵(DSM)表示先前乘法运算的结果或另一个先前定义的矩阵。RMM(0410)提供附加的CPM LOAD/STORE(加载/存储)路径，允许计算/数据传输操作(0421，0422，0423)的重叠，并从先前计算的CPM结果向AMM或BMM操作数输入提供CPM数据反馈。RMM(0410)预期共同使用8、16和32位操作数的可重新配置矩阵数据以及512位数据宽度的外部存储器总线和使用一系列RMM配置字(RCW)和流操作码功能(SOF)实施的指令控制单元(ICU)。
- 数据处理控制系统-202211656496.9
- 穆旭明;唐志祺;李林 - 上海集成电路研发中心有限公司
- 2022-12-22 - 2023-05-16 - G06F7/52
- 本发明提供了一种数据处理控制系统，包括存储模块、缓存模块、若干算法模块、乘法器、第一控制模块、至少一个除法器模块，分时复用乘法器和除法器模块，无需大量的乘法器和除法器，同时也提高了乘法器和除法器模块的利用率，减小了芯片的功耗，并且将最终参数统一存储到存储模块，而无需小存储阵列，在存储容量相同的情况下，降低了存储模块的面积。
- 零扩展52比特整数融合乘法加法和减法指令-202211126497.2
- 法比安·伯默;维诺达·戈帕尔;格利拉·塞夫;金世准;杰克·克劳福德 - 英特尔公司
- 2022-09-16 - 2023-05-05 - G06F7/52
- 本公开总体涉及零扩展52比特整数融合乘法加法和减法指令。一种处理器包括指令集体系结构，其具有指令来对一组52比特整数执行数据并行乘法，以及另外的指令，这些另外的指令额外地对数据并行乘法的中间乘积执行加法或减法。操作的52比特结果然后被零扩展到64比特。
- 数据处理器和电子设备-202211670314.3
- 孙浩威;孙福海 - 北京奕斯伟计算技术股份有限公司
- 2022-12-23 - 2023-04-25 - G06F7/52
- 本公开提供了一种数据处理器和电子设备，该处理器包括：数据预处理电路配置为对经由输入端接收的待处理数据进行预处理，得到第一运算结果；确定电路与数据预处理电路电连接，配置为根据待处理数据的标识符和在后处理周期的待处理数据的标识符，确定当前处理周期的待处理数据与在后处理周期的待处理数据是否为累加数据，得到确定结果；数据归一化电路与确定电路电连接，配置为将第一运算结果进行归一化处理；以及根据确定结果，将归一化后的第一运算结果输出至数据预处理电路；数据运算电路与数据归一化电路电连接，配置为对归一化后的第一运算结果进行处理，得到针对当前处理周期的第二运算结果。
- 一种基于泰勒展开的高性能近似除法器及误差补偿方法-202211352793.4
- 刘伟强;王航航;陈珂;王成华;夏伟杰 - 南京航空航天大学
- 2022-11-01 - 2023-03-24 - G06F7/52
- 本发明公开了一种基于泰勒展开的高性能近似除法器及误差补偿方法。该近似除法器主要由前导1检测电路、逻辑运算单元电路、乘累加单元电路、截断乘法器电路、误差补偿电路以及移位电路组成。本发明的高性能近似除法器基于有限阶数的泰勒展开将除法转换为有限次数的乘法；截断乘法器电路的低k位直接截断，高n‑k位使用精确部分积压缩电路，最后压缩的两行部分积使用超前进位加法器计算出最终乘法结果，通过移位电路得到最终的近似除法器的结果。本发明在简化除法器电路的同时，使用简单的常数补偿方法对使用的近似方法进行误差补偿，能够在最大程度减小额外硬件开销的同时带来更小的精度损失。
- 用于低功耗内核的乘除法器-201811187700.0
- 胡振波 - 芯来科技（武汉）有限公司
- 2018-10-12 - 2023-03-14 - G06F7/52
- 本发明公开了一种用于低功耗内核的乘除法器，包括：译码器，译码器用于将乘法指令译码成乘法操作、将除法指令译码成除法操作，还包括：运算逻辑电路，运算逻辑电路用于接收译码器传输来的乘法操作和除法操作，运算逻辑电路还用于接收外部传输来的操作数并根据指令计算得出乘法和/或除法的运算结果，运算逻辑电路包括：第一寄存器、第二寄存器和数据运算选择单元，第一寄存器与数据运算选择单元连接，第二寄存器与数据运算选择单元连接，数据运算选择单元用于对操作数进行运算，通过复用加法器和寄存器，使用同一套硬件资源完成乘法操作和除法操作，以达到使用同一套硬件资源完成乘法操作和除法操作，提高运算性能，节约面积减小功耗的目的。
- 数据处理方法、装置、电子设备及存储介质-202211480567.4
- 张齐鹏;谢鑫;张楠赓 - 杭州嘉楠耘智信息科技有限公司
- 2022-11-23 - 2023-03-07 - G06F7/52
- 本公开提供了一种数据处理方法、装置、电子设备及存储介质，其中，该方法包括：获取待输入的两个初始数据；对初始数据进行拆分处理，得到符合目标乘法器的输入条件的拆分数据；基于拆分数据进行乘法运算，得到运算结果。这里的拆分处理是结合目标乘法器的输入条件的拆分，一定程度上能够最大化的利用乘法器的位宽，这样，即使输入的初始数据的位宽远远大于乘法器的位宽，也能够进行有效的乘法运算，计算资源的利用率较高。
- 乘法器、数据处理方法、芯片及电子设备-201811450644.5
- 请求不公布姓名 - 上海寒武纪信息科技有限公司
- 2018-11-30 - 2023-01-20 - G06F7/52
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：布斯编码电路，修正部分积获取电路，修正华莱士树组电路和累加电路，所述布斯编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述修正华莱士树组电路的输入端连接，所述修正华莱士树组电路的输出端与所述累加电路的输入端连接，该乘法器能够在能够完全保证乘法器运算准确性的前提下，消除因负的编码信号得到目标编码的部分积时，需要进行取反加一操作可能会产生进位向前传递，造成多位数据信号的翻转，有效降低了乘法器的功耗。
- 通过除法进行常数乘法-202210739549.7
- T·罗斯;S·埃利奥特 - 想象技术有限公司
- 2022-06-28 - 2022-12-30 - G06F7/52
- 本发明涉及通过除法进行常数乘法。一种固定逻辑电路，其被配置成确定乘法运算a*x的最高有效位中的一个或多个最高有效位，其中a为整数常数，x为在0至2
- 用于执行乘法的混合固定逻辑-202210739649.X
- T·罗斯;S·埃利奥特 - 想象技术有限公司
- 2022-06-28 - 2022-12-30 - G06F7/52
- 本发明涉及用于执行乘法的混合固定逻辑。所述固定逻辑电路，其被配置为执行乘法运算a*x，其中a是整数常量，x是在0至2
- 一种基于电流镜结构的超低功耗模拟乘除法器-202211299786.2
- 李潇然;杨镒铭;王乾;吕世东;刘自成;齐全文;刘埇;陈志铭 - 北京理工大学
- 2022-10-24 - 2022-12-23 - G06F7/52
- 本发明属于集成电路以及电路运算模块设计技术领域，涉及一种基于电流镜结构的超低功耗模拟乘除法器。所述乘除法器依托于电流镜结构，包括相连的除法器模块和乘法器模块；所述除法器模块，包括N个除法单元且每个除法单元包括除法第１PMOS管、除法第2 PMOS管、除法第1开关和除法第2开关；所述乘法器模块，包括K个乘法单元且每个乘法单元包括乘法第１PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述除法单元和乘法单元分别包括开启单元及关闭单元；输入电流信号经过除法开启单元和乘法开启单元，最后输出乘除法运算后的结果。所述乘除法器采用电流镜结构，功率低、效率高且可适用于存算一体结构，降低复杂度。
- 一种基于数字迭代的全并行基-4除法器结构-202211027044.4
- 曹世威;赵达;杨亮;周昱;张荣 - 中电科申泰信息科技有限公司
- 2022-08-25 - 2022-11-25 - G06F7/52
- 本发明公开一种基于数字迭代的全并行基‑4除法器结构，属于集成电路领域，包括数据预处理模块、正常通路、异常通路和商值修正与输出模块；数据预处理模块用于判断指令类型、判断操作数类型、判断数据流向、商符号位确定、判断被除数符号位个数和确定运算周期；正常通路执行被除数预移位以及全并行基‑4除法运算，产生除运算商值和余数；经数据预处理模块后，若除法运算进入异常通路，异常通路产生相应的异常标志位和输出；商值修正与输出模块对正常通路和异常通路生成的商值进行修正以及异常收集，并将结果输出。本发明采用迭代循环思想，同时采用被除数预移位和全并行基‑4除法算法，减少得带周期数，减少单个周期运行时间，提高运算性能。
- 国密SM2算法中点加与倍点的单乘法器无缝调度方法-202010857644.8
- 李树国;邢宇飞 - 清华大学
- 2020-08-24 - 2022-11-11 - G06F7/52
- 本发明公开了一种国密SM2算法中点加与倍点的单乘法器无缝调度方法及装置，该方法包括：获取雅克比投影坐标下的SM2椭圆曲线方程；根据倍点调度方案对SM2椭圆曲线方程上的点P＝(X
- 乘法运算共用的执行方法、片上系统、电子设备及介质-202210893606.7
- 刘元明;关启燊;王胜仁;丁于晴 - 安谋科技（中国）有限公司
- 2022-07-27 - 2022-11-01 - G06F7/52
- 本申请涉及数据处理技术领域，公开了一种乘法运算共用的执行方法、片上系统、电子设备及介质。电子设备包括：标量处理器、向量处理器。在向量处理器配置为用于执行不具备向量特征的浮点乘法运算时，此时标量处理器包括标量乘法单元，标量乘法单元则可用于进行整数乘法运算，与向量处理器不包括向量的乘法运算。方法包括：获取向量处理器中待进行乘法运算的数据；将向量处理器中待进行乘法运算的数据发送至标量乘法单元，并通过标量乘法单元进行整数乘法运算，获取整数乘法运算结果；之后将整数乘法运算结果发送至向量处理器中进行处理，获取最后浮点乘法运算结果。基于上述方案，能够有效减小乘法器在片上系统中的占用面积。
- 存储器装置及其操作方法-202111558035.3
- 胡瀚文;李永骏;林柏榕;王淮慕 - 旺宏电子股份有限公司
- 2021-12-17 - 2022-10-21 - G06F7/52
- 本发明提供一种存储器装置与其操作方法。存储器装置包括：多个页缓冲器，暂存一输入数据；多个存储平面，耦接至这些页缓冲器，多个权重存储于这些存储平面，根据所接收的这些存储平面的多个地址，这些存储平面对这些权重与这些页缓冲器的该输入数据平行进行位元乘法，以平行得到多个位元乘法结果，这些位元乘法结果存回于这些页缓冲器；以及至少一累积电路，耦接至这些页缓冲器，对这些存储平面的这些位元乘法结果平行或依序进行位元累积操作以得到一乘积累加运算结果。
- 一种基于LMS的除法器模块及其求除方法-201811005142.1
- 尹勇生;闫辉;孟宇;邓红辉;陈红梅;孟煦 - 合肥工业大学
- 2018-08-30 - 2022-09-27 - G06F7/52
- 本发明公开了一种基于LMS的除法器模块及其求除方法，该除法器由加法器模块、乘法器模块、取绝对值模块、正负号取值模块、LMS模块、正负号赋值模块组成。本发明具有资源消耗低、抗噪声性能强等特点，可广泛应用于各种数字信号处理系统。
- 基于电容耦合的SRAM存算一体芯片-202210457425.X
- 王源;肖康林;崔小欣 - 北京大学
- 2022-04-27 - 2022-09-13 - G06F7/52
- 本发明提供一种基于电容耦合的SRAM存算一体芯片，包括：输入模块、按位乘法模块、电容衰减模块以及输出模块，通过输入模块接收输入数据；通过按位乘法模块实现输入数据与存储数据的乘法运算，得到乘法运算结果；并采用电容衰减模块，以层次化电容衰减器结构乘法运算结果的按层累加，不仅结构更加简单，而且计算时间更短，可以快速得到数字累加结果，提高乘法累加运算的能量效率以及计算吞吐。
- 基于无偏压缩器的近似乘法器及计算方法-202010833454.2
- 梁华国;李丹青;方宝;盛勇侠;蒋翠云;易茂祥;黄正峰;鲁迎春;戚昊琛 - 合肥工业大学
- 2020-08-18 - 2022-09-13 - G06F7/52
- 本发明提出了一种基于无偏压缩器的近似乘法器及计算方法，该近似乘法器包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；部分积产生模块是由n×n个与门构成的与门阵列，乘数的每一位与被乘数的每一位进行与操作得到对应的部分积；部分积压缩化简模块包括精确压缩单元和近似压缩单元，精确压缩单元用于部分积压缩树的高有效位，近似压缩单元用于部分积压缩树的地有效位；进位加法器模块用于化简部分积压缩化简模块输出信号得到所求的二进制结果。本发明具有比较高的精确度，同时本发明极大地减少乘法器的硬件开销，如面积、延时和功耗。
- 用于存内计算的乘法器数字电路、芯片、电子设备-202110970942.2
- 佘一奇;吴守道;郑坚斌 - 苏州兆芯半导体科技有限公司
- 2021-08-23 - 2022-08-19 - G06F7/52
- 一种用于存内计算的乘法器数字电路、芯片、电子设备，所述电路包括：至少一行乘法运算结构，每行乘法运算结构包括：输入缓冲电路、存内运算存储单元、以及输出缓冲电路；存内运算存储单元包括：一个传输单元和一个标准6T SRAM单元；所述标准6T SRAM单元用于写入权值，传输单元用于实现权值与数字信号的乘法运算，并将得到的运算结果传送给输出缓冲电路。利用本发明方案，可以减少存内计算所需晶体管的数量，进而减小存储器的体积。
- 多方安全除法-202210391889.5
- 廖鑫颖;陈岑;王力 - 支付宝（杭州）信息技术有限公司
- 2022-04-14 - 2022-07-08 - G06F7/52
- 本说明书实施例公开了一种多方安全除法，涉及n方，n为不小于3的正整数，每一方持有被除数的分片以及除数的分片。任一计算参与方可基于被除数绝对值的本地分片以及除数绝对值的本地分片，与其余n‑1方协同，通过一轮或多轮处理，得到商绝对值的本地分片。进而，所述任一计算参与方可基于商绝对值的本地分片、被除数符号标识的本地分片以及除数符号标识的本地分片，与其余n‑1方协同，得到商的本地分片。
- 专利分类
