[发明专利]一种三维铁电存储器及其制作方法在审
申请号: | 201811345865.6 | 申请日: | 2018-11-13 |
公开(公告)号: | CN109473431A | 公开(公告)日: | 2019-03-15 |
发明(设计)人: | 李春龙;霍宗亮;叶甜春 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L27/11514 | 分类号: | H01L27/11514;H01L27/11507 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种三维铁电存储器及其制作方法,包括提供衬底;在衬底表面形成堆叠层以及贯穿堆叠层的沟道孔,堆叠层包括多层交替排布的氧化硅层和氮化硅层;在沟道孔侧壁形成铁电存储层、第一缓冲层、第二缓冲层和填充层,铁电存储层的材料为氧化铪或掺杂的氧化铪;去除氮化硅层,并在氮化硅层所在的区域形成栅极层。由于铁电存储层的材料为氧化铪或掺杂的氧化铪,与传统的钙钛矿相比,氧化铪的制作工艺可以与现有的半导体制作工艺尤其是三维存储器的制作工艺兼容,因此,可以使得铁电存储器的应用范围得到扩大。并且,由于氧化铪材料可以进行保型性良好的三维淀积,因此,缩小三维存储器的面积,提升三维铁电存储器的存储密度。 | ||
搜索关键词: | 氧化铪 铁电存储器 氮化硅层 铁电存储 三维 堆叠层 三维存储器 制作工艺 掺杂的 缓冲层 沟道 半导体制作工艺 区域形成栅极 衬底表面 多层交替 氧化硅层 保型性 传统的 钙钛矿 孔侧壁 填充层 衬底 淀积 排布 去除 制作 存储 兼容 贯穿 应用 | ||
【主权项】:
1.一种三维铁电存储器的制作方法,其特征在于,包括:提供衬底;在所述衬底表面形成堆叠层以及贯穿所述堆叠层的沟道孔,所述堆叠层包括多层交替排布的氧化硅层和氮化硅层;在所述沟道孔侧壁形成铁电存储层、第一缓冲层、第二缓冲层和填充层,所述铁电存储层的材料为氧化铪或掺杂的氧化铪;去除所述氮化硅层,并在所述氮化硅层所在的区域形成栅极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811345865.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的