[发明专利]一种三维铁电存储器及其制作方法在审
申请号: | 201811345865.6 | 申请日: | 2018-11-13 |
公开(公告)号: | CN109473431A | 公开(公告)日: | 2019-03-15 |
发明(设计)人: | 李春龙;霍宗亮;叶甜春 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L27/11514 | 分类号: | H01L27/11514;H01L27/11507 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氧化铪 铁电存储器 氮化硅层 铁电存储 三维 堆叠层 三维存储器 制作工艺 掺杂的 缓冲层 沟道 半导体制作工艺 区域形成栅极 衬底表面 多层交替 氧化硅层 保型性 传统的 钙钛矿 孔侧壁 填充层 衬底 淀积 排布 去除 制作 存储 兼容 贯穿 应用 | ||
1.一种三维铁电存储器的制作方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成堆叠层以及贯穿所述堆叠层的沟道孔,所述堆叠层包括多层交替排布的氧化硅层和氮化硅层;
在所述沟道孔侧壁形成铁电存储层、第一缓冲层、第二缓冲层和填充层,所述铁电存储层的材料为氧化铪或掺杂的氧化铪;
去除所述氮化硅层,并在所述氮化硅层所在的区域形成栅极层。
2.根据权利要求1所述的方法,其特征在于,在所述沟道孔侧壁形成铁电存储层、第一缓冲层、第二缓冲层和填充层之前,还包括:
在所述沟道孔底部形成下电极。
3.根据权利要求2所述的方法,其特征在于,在所述沟道孔侧壁形成铁电存储层、第一缓冲层、第二缓冲层和填充层包括:
在所述沟道孔的侧壁上依次形成铁电存储层和第一缓冲层;
去除所述下电极表面的所述铁电存储层和所述第一缓冲层,暴露出所述下电极;
在所述沟道孔的侧壁上形成第二缓冲层;
在所述沟道孔内形成填充层,以填满所述沟道孔。
4.根据权利要求1所述的方法,其特征在于,所述掺杂的氧化铪包括掺杂铝、硅、二氧化硅、氮、锆、镧、钆或钇的氧化铪。
5.一种三维铁电存储器,其特征在于,包括衬底、位于所述衬底表面的堆叠层、贯穿所述堆叠层的沟道孔以及位于所述沟道孔内的功能层;
所述堆叠层包括多层交替排布的氧化硅层和栅极层;
所述功能层包括依次位于所述沟道孔侧壁上的铁电存储层、第一缓冲层、第二缓冲层和填充层,所述铁电存储层的材料为氧化铪或掺杂的氧化铪。
6.根据权利要求5所述的存储器,其特征在于,还包括位于所述沟道孔底部的下电极。
7.根据权利要求5所述的存储器,其特征在于,所述掺杂的氧化铪包括掺杂铝、硅、二氧化硅、氮、锆、镧、钆或钇的氧化铪。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811345865.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的