[发明专利]功率器件保护芯片及其制备方法

摘要

本发明提供一种功率器件保护芯片，其包括衬底，形成在衬底上的外延层，间隔形成在外延层内的整流区，整流区包括自外延层的上表面向外延层内形成的第一沟槽、自第一沟槽的底部向外延层内形成的第二沟槽及自第二沟槽的底部向外延层内形成的第三沟槽，第一沟槽、第二沟槽及第三沟槽连通且宽度依次减小，第一沟槽、第二沟槽及第三沟槽的侧壁均形成有阻挡层，第一沟槽、第二沟槽及第三沟槽内均填充有金属层，第一沟槽、第二沟槽及第三沟槽内的金属层与外延层之间的肖特基势垒高度依次减小，位于两个整流区之间自外延层的上表面延伸至衬底的隔离区。本发明还提供功率器件保护芯片的制备方法，增强了功率器件保护芯片的可靠性，降低了制备成本。

主权项

1.一种功率器件保护芯片，其特征在于：其包括：第一导电类型的衬底；形成在所述衬底上的第二导电类型的外延层；间隔形成在所述外延层内的整流区，所述整流区包括自所述外延层的上表面向所述外延层内形成的第一沟槽、自所述第一沟槽的底部向所述外延层内形成的第二沟槽及自所述第二沟槽的底部向所述外延层内形成的第三沟槽，所述第一沟槽、所述第二沟槽及所述第三沟槽连通且宽度依次减小，所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁均形成有阻挡层，所述第一沟槽、所述第二沟槽及所述第三沟槽内均填充有金属层，所述第一沟槽、所述第二沟槽及所述第三沟槽内的金属层与所述外延层之间的肖特基势垒高度依次减小；位于两个所述整流区之间自所述外延层的上表面延伸至所述衬底的隔离区。