[发明专利]半导体结构及其形成方法在审
申请号: | 201810373304.0 | 申请日: | 2018-04-24 |
公开(公告)号: | CN108598001A | 公开(公告)日: | 2018-09-28 |
发明(设计)人: | 刘宪周 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/06;H01L29/10;H01L29/423;H01L29/78 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 徐文欣;吴敏 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体结构及其形成方法,其中形成方法包括:提供基底,基底内具有第一掺杂区,第一掺杂区内具有第一掺杂离子,第一掺杂区表面具有场氧化膜,场氧化膜表面具有第一图形层,第一图形层暴露出部分场氧化膜顶部;以第一图形层为掩膜,刻蚀场氧化膜,直至暴露出基底顶部;暴露出基底的顶部表面之后,以第一图形层和场氧化膜为掩膜,在第一掺杂内形成第二掺杂区,第二掺杂区内具有第二掺杂离子,第二掺杂离子与第一掺杂离子的导电类型相反,且第二掺杂离子的浓度大于第一掺杂离子的浓度;在部分第二掺杂区表面、以及场氧化膜的侧壁和部分顶部表面形成栅极结构。所形成器件的沟道长度较小,导通电阻较小,截止频率较大。 | ||
搜索关键词: | 掺杂离子 场氧化膜 掺杂区 图形层 基底 半导体结构 掺杂 顶部表面 掩膜 暴露 导电类型 导通电阻 截止频率 栅极结构 刻蚀场 氧化膜 侧壁 沟道 | ||
【主权项】:
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底内具有第一掺杂区,所述第一掺杂区内具有第一掺杂离子,所述第一掺杂区表面具有场氧化膜,所述场氧化膜表面具有第一图形层,所述第一图形层暴露出部分场氧化膜的顶部表面;以所述第一图形层为掩膜,刻蚀所述场氧化膜,直至暴露出基底的顶部表面;暴露出基底的顶部表面之后,以所述第一图形层和场氧化膜为掩膜,在所述第一掺杂内形成第二掺杂区,所述第二掺杂区内具有第二掺杂离子,所述第二掺杂离子与第一掺杂离子的导电类型相反,且所述第二掺杂离子的浓度大于第一掺杂离子的浓度;在部分所述第二掺杂区表面、以及场氧化膜的侧壁和部分顶部表面形成栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810373304.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造