[发明专利]在非易失性存储器器件中写入的方法以及对应存储器器件在审
| 申请号： | 201810230965.8 | 申请日： | 2018-03-20 |
| 公开（公告）号： | CN108694982A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | F·塔耶特;M·巴蒂斯塔 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | G11C16/20 | 分类号： | G11C16/20;G11C16/34 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张宁 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及在非易失性存储器器件中写入的方法以及对应的非易失性存储器器件。一种在EEPROM类型的存储器中写入的方法包括在已经包含了旧字节的至少一个目的地存储器字中存在待写入存储器层面中的新字节的字串时，对于每个目的地存储器字验证是否必须采用新字节替换该目的地存储器字的所有旧字节。方法也包括只要并非必须采用新字节替换所有旧字节而读取该目的地存储器字的旧字节。 | ||
| 搜索关键词： | 存储器字 非易失性存储器器件 写入 字节替换 读取 存储器层面 存储器器件 存储器 字串 验证 | ||
【主权项】：
1.一种根据非易失性存储器的存储器层面中的第一粒度写入的方法，所述存储器层面被布置为均存储多于一个字节的数据的存储器字，并且所述非易失性存储器被配置用于根据大于所述第一粒度的第二粒度来访问所述存储器层面，所述方法包括：在包含旧字节的目的地存储器字中接收待在所述存储器层面中写入的新字节的字串；验证是否必须采用新字节替换所述目的地存储器字的所有旧字节；如果不必采用新字节替换所有旧字节，则读取不必被替换的每个旧字节，并且将所述新字节与所述不必被替换的旧字节加载至中间寄存器中，由此形成所述目的地存储器字的新内容；如果必须采用新字节替换所有旧字节，则将所述新字节加载至所述中间寄存器中，由此形成所述目的地存储器字的新内容，而无需读取所述目的地存储器字的旧字节的任何先前操作；以及将所述目的地存储器字的新内容写入至所述存储器层面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810230965.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置及其操作方法
- 下一篇：非挥发性记忆体及其操作方法
- 同类专利
- 资料存储型闪存中锁存器复位方法与装置-201510405972.3
- 苏志强;丁冲;谢瑞杰;陈立刚 - 北京兆易创新科技股份有限公司
- 2015-07-10 - 2019-07-23 - G11C16/20
- 本发明提出了一种资料存储型闪存中锁存器复位方法，该方法包括以下步骤：接收到写操作指令；对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使所述数据锁存器复位。通过对传统数据锁存器复位过程采取四步分时复位的方式，缓解了传统复位过程中造成芯片节点瞬时电流过大的问题，有效的起到了对芯片的保护的作用。
- 闪存装置及其编程操作的初始化方法-201510429168.9
- 邓才科 - 力晶科技股份有限公司
- 2015-07-21 - 2019-07-09 - G11C16/20
- 闪存装置及其编程操作的初始化方法。编程操作的初始化方法包括：提供递增的多个脉冲编程电压以对闪存的多个存储单元进行多个非遮蔽方案编程操作并依据编程验证电压对存储单元执行对应的编程验证操作；依据编程验证操作的验证结果以获得记录编程电压值；提供递增的多个脉冲读取电压以对存储单元进行多个读取操作；依据读取操作的读取结果来获得记录读取电压值；以及，依据记录编程电压值、记录读取电压值以及编程验证电压的电压值来获得起始编程电压值及编程脉冲电压递增值。
- 一种存储器-201410490374.6
- 舒清明;胡洪;张建军 - 北京兆易创新科技股份有限公司
- 2014-09-23 - 2019-04-09 - G11C16/20
- 本发明公开了一种存储器，该存储器包括：存储阵列和全局位线；所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区按列隔开；至少一条所述全局位线，所述全局位线为相连的n条窄全局位线，所述窄全局位线的宽度小于宽度阈值，所述窄全局位线位于所述存储阵列的隔离区所在区域的上方，其中，n为整数且大于或等于2。本发明提供的一种存储器，通过将全局位线拆分为n条窄全局位线，使得存储器的任意一列存储单元均不会被窄全局位线完全覆盖，进而在紫外光照射后，存储器的存储单元的初始化一致性良好。
- 具有可变调整参数的存储器设备-201811240809.6
- 北川真;囯广恭史;大塚涉;对马朋人 - 索尼半导体解决方案公司
- 2015-02-09 - 2019-02-19 - G11C16/20
- 本发明涉及具有可变调整参数的存储器设备。所述存储器设备包括包含多个存储器单元的存储器阵列、耦接到所述存储器阵列的两个或更多个熔丝，其中所述两个或更多个熔丝的每一个包含用于所述存储器阵列的调整数据和用于选择两个或多个熔丝中的要启动的一个熔丝的模式寄存器。
- 在非易失性存储器器件中写入的方法以及对应存储器器件-201810230965.8
- F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
- 2018-03-20 - 2018-10-23 - G11C16/20
- 本公开涉及在非易失性存储器器件中写入的方法以及对应的非易失性存储器器件。一种在EEPROM类型的存储器中写入的方法包括在已经包含了旧字节的至少一个目的地存储器字中存在待写入存储器层面中的新字节的字串时，对于每个目的地存储器字验证是否必须采用新字节替换该目的地存储器字的所有旧字节。方法也包括只要并非必须采用新字节替换所有旧字节而读取该目的地存储器字的旧字节。
- 一种上电复位电路-201611180312.0
- 邓龙利;刘铭 - 北京兆易创新科技股份有限公司
- 2016-12-19 - 2018-06-26 - G11C16/20
- 本发明公开了一种上电复位电路，所述电路包括：分压电阻串单元，比较单元和复位信号产生单元；分压电阻串单元的输入端与电源相连，触发电压输出端与比较单元的第二输入端相连，用于对电源电压进行监测分压，并将触发电压输出端的电阻分压输出给比较单元的第二输入端；比较单元的第一输入端与基准电压相连，输出端与复位信号产生单元相连，用于将电阻分压与基准电压进行比较，当电阻分压大于等于基准电压时，输出翻转信号给所述复位信号产生单元；复位信号产生单元用于根据翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
- 一种上电复位电路-201621394425.6
- 邓龙利;刘铭 - 北京兆易创新科技股份有限公司
- 2016-12-19 - 2017-07-18 - G11C16/20
- 本实用新型公开了一种上电复位电路，所述电路包括分压电阻串单元，比较单元和复位信号产生单元；分压电阻串单元的输入端与电源相连，触发电压输出端与比较单元的第二输入端相连，用于对电源电压进行监测分压，并将触发电压输出端的电阻分压输出给比较单元的第二输入端；比较单元的第一输入端与基准电压相连，输出端与复位信号产生单元相连，用于将电阻分压与基准电压进行比较，当电阻分压大于等于基准电压时，输出翻转信号给所述复位信号产生单元；复位信号产生单元用于根据翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
- 闪速存储器及其复位信号输出方法-201410214734.X
- 朱国钟 - 建荣集成电路科技（珠海）有限公司
- 2014-05-20 - 2017-04-05 - G11C16/20
- 本发明提供一种闪速存储器及其复位信号输出方法，该闪速存储器具有控制器以及被控制器访问的存储器，其中，闪速存储器还设有复位信号输出引脚，控制器的复位引脚与复位信号输出引脚连接，复位引脚内设有复位电路，复位电路包括依次串联的第一电阻、第一开关、第二开关以及第二电阻，第一开关与第二开关由控制器控制开闭，复位信号输出引脚连接至第一开关与第二开关之间。该方法是闪速存储器初始化结束前，控制器控制第一开关断开，且控制第二开关闭合，复位信号输出引脚输出低电平信号，闪速存储器初始化结束后，控制器控制第一开关闭合，且控制第二开关断开，复位信号输出引脚输出高电平信号。本发明能确保嵌入式控制器与闪速存储器的同步通信。
- 一种双列交错复制位线电路-201420769481.8
- 李正平;彭春雨;闫锦龙;卢文娟;陶有武;谭守标;陈军宁;周永亮 - 安徽大学
- 2014-12-08 - 2015-04-08 - G11C16/20
- 本实用新型公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本实用新型实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
- 一种双列交错复制位线电路-201410746950.9
- 李正平;彭春雨;闫锦龙;卢文娟;陶有武;谭守标;陈军宁;周永亮 - 安徽大学
- 2014-12-08 - 2015-04-01 - G11C16/20
- 本发明公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
- 电路装置和用于操作电路装置的方法-201410407188.1
- T·尼尔施尔;P·霍弗特 - 英飞凌科技股份有限公司
- 2014-08-18 - 2015-03-18 - G11C16/20
- 一种电路装置，包括：多个电子部件；多个第一存取线和第二存取线，其中，每个电子部件都与至少一个第一存取线和第二存取线耦合，第二存取线包括至少两个位线；经由至少一个第一存取线和第二存取线对多个电子部件中的至少一个电子部件的存取进行控制的存取控制器；以及第一组开关，其中每个开关都包括至少一个控制端子和至少两个被控端子。第一组开关中的每个开关都经由其控制端子被连接至至少两个位线中的一个，并且经由其被控端子被连接在一个第一存取线与读出放大器之间的路径中，并且相邻的开关经由它们的控制端子被连接至至少两个位线中的不同位线。
- 闪速存储器-201420260030.1
- 朱国钟 - 建荣集成电路科技（珠海）有限公司
- 2014-05-20 - 2014-10-08 - G11C16/20
- 本实用新型提供一种闪速存储器，具有控制器以及被控制器访问的存储器，其中，闪速存储器还设有复位信号输出引脚，控制器的复位引脚与复位信号输出引脚连接，复位引脚内设有复位电路，复位电路包括依次串联的第一电阻、第一开关、第二开关以及第二电阻，第一开关与第二开关由控制器控制开闭，复位信号输出引脚连接至第一开关与第二开关之间。本实用新型能确保嵌入式控制器与闪速存储器的同步通信。
- 非易失性内存系统的初始化方法-201210244280.1
- 詹立翔;廖国宏 - 擎泰科技股份有限公司
- 2012-07-13 - 2014-01-01 - G11C16/20
- 一种非易失性内存系统的初始化方法。根据一公式，写入多份的系统数据至非易失性内存。根据公式及选择的数据存取模式，在非易失性内存中搜索系统数据。重组选择的数据存取模式的至少一操作参数，再检查搜索的系统数据是否成功读取。当搜索的系统数据已从非易失性内存成功读取，则使用系统数据以设定非易失性内存的至少一操作参数。
- 一种基于相变存储单元的非挥发查找表电路及其工作方法-201310133919.3
- 亢勇;陈邦明 - 上海新储集成电路有限公司
- 2013-04-17 - 2013-08-14 - G11C16/20
- 本发明公开了一种基于相变存储单元的非挥发查找表电路，包括：非挥发存储单元阵列，及分别与非挥发存储单元阵列连接的编程单元、译码单元和输出单元；非挥发存储单元阵列中包括相变存储单元，编程单元改变非挥发存储单元阵列中相变存储单元的阻态实现写入数据；译码单元选择并导通待查找的非挥发存储单元阵列中的相变存储单元，导通的电流根据相变存储单元的阻态生成不同电压的信号并通过输出单元输出，实现读取非挥发存储单元阵列中的数据。本发明还公开了一种基于相变存储单元的非挥发查找表电路的工作方法。本发明具有掉电保护功能，不需配置额外的配置芯片实现配置查找表数据。
- 双分离栅快闪存储器的访问方法-201310096188.X
- 杨光军 - 上海宏力半导体制造有限公司
- 2013-03-22 - 2013-07-10 - G11C16/20
- 一种双分离栅快闪存储器的访问方法，所述访问方法包括：将至少一个数据序列的每位数据对应写入一个存储单元的第一存储位和第二存储位。本发明技术方案提供的双分离栅快闪存储器的访问方法，在将配置信息从存储器中读出时，增大了电流读取余量，减小了将配置信息从存储器中读出时出错的几率。
- 可兼容双重功能的非易失性存储器装置-201310057323.X
- 金镇祺 - 莫塞德技术公司
- 2008-12-11 - 2013-06-12 - G11C16/20
- 本发明提供一种和异步操作以及同步串行操作可兼容的双重功能存储器装置架构。双重功能存储器装置架构包括具有两个不同功能分配的一组物理端口。在存储器装置的物理端口和内核电路之间耦合的是异步和同步输入和输出信号路径或者电路。信号路径包括耦合到该端口的共享或者专用缓存器、异步和同步命令译码器、切换器网络和模式检测器。模式检测器根据端口确定双重功能存储器装置的操作模式，并且提供合适的切换选择信号。切换器网络响应于切换选择信号将输入或者输出信号通过异步或者同步电路发送。合适的命令译码器解释该输入信号并且为命令控制逻辑提供用于初始化对应操作的必要信号。
- 一种电子产品中eMMC的上电电路-201210457786.0
- 林旭 - 福州瑞芯微电子有限公司
- 2012-11-14 - 2013-03-13 - G11C16/20
- 一种是电子产品中eMMC的上电电路，包括电源控制电路和放电电路两部分；其中电源控制电路包括电阻R1、电阻R2、电阻R5，三极管Q3、PMOS管Q1、电容C344；其中放电电路包括电阻R3和NMOS管Q2；其中电阻R5一端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻R1、PMOS管Q1的栅极、电容C344、放电电路中的NMOS管Q2的栅级。本发明使得eMMC Flash得到可靠的复位上电，并且在系统下电后快速放电，提高了系统的稳定性。
- 基于SDRAM固态存储器在轨使用初始化方法-201210281093.0
- 成飞;游月辉;周秀娟;路同山;陈占胜;孙敬文;李金亮 - 上海卫星工程研究所
- 2012-08-09 - 2013-01-02 - G11C16/20
- 本发明提供一种基于SDRAM固态存储器在轨使用初始化方法，包括存储器在轨初始数据存储步骤，在所述存储器在轨初始数据存储步骤中，在入轨前写满数据。本发明能够确保下传少量重要数据的完整性、提高在轨存储器测试便利性以及提高数传射频信道的可靠性，兼顾了提高工程遥测传输可靠性和射频通道使用可靠性的任务需求。从目前卫星在轨运行的实际情况看，本发明设计方法合理、可靠，能够满足任务要求。
- 半导体存储装置-201110276112.6
- 品川勇一 - 株式会社东芝
- 2011-09-16 - 2012-09-26 - G11C16/20
- 一种半导体存储装置。根据实施例，提供包括存储单元阵列、存储部、选择部、启动处理部和工作控制部的半导体存储装置。存储单元阵列中，排列多个存储单元。存储部预先存储成为选择候补的多个工作参数。选择部根据来自用户的变更指示，选择多个工作参数中要使用于使存储单元工作的工作参数。启动处理部根据来自用户的启动指示，启动电源的同时，从存储部读出由选择部选择的工作参数，设定成可使用状态。工作控制部使用由启动处理部设定成可使用状态的工作参数，使存储单元工作。
- 一种快闪存储器件及控制方法-201080052625.2
- 康纳·莫里斯·赖安;约瑟夫·沙利文 - 国家数字研究中心有限公司
- 2010-09-23 - 2012-08-15 - G11C16/20
- 本发明涉及一种提高快闪存储器件的操作寿命的方法，其中，该方法包括在该快闪存储器件的寿命期内改变该快闪存储器件的操作参数。提供一种改变快闪存储器件的操作参数方法的优点是可以提高该快闪存储器件的操作寿命。可用相对低的电压和相对短的电压周期来初始写入、读取和擦除该快闪存储器件的快闪单元。随着时间流逝，快闪存储器件中的快闪单元将开始退化，并且这将需要提高用于该快闪存储器件的电压和电压周期以确保执行正确的写入、读取和擦除指令。本发明还涉及一种快闪存储器件。
- 一种半导体存储器件的复位方法-201110028102.0
- 冀永辉;丁川;王凤虎;刘明 - 中国科学院微电子研究所
- 2011-01-26 - 2012-08-01 - G11C16/20
- 本发明公开了一种半导体存储器件的复位方法，属于存储器技术领域。所述方法包括：对半导体存储器件进行擦除操作，将所述半导体存储器件的阈值电压降低至预设电压Vref以下；执行第一轮软编程操作，将所述半导体存储器件的阈值电压调整至（Vref-0.5，Vref）范围内；执行第二轮软编程操作，将所述半导体存储器件的阈值电压调整至（Vref-0.5，Vref+0.05）范围内。通过本发明的复位方法，有效地解决了半导体存储器件复位速度和复位精度之间的矛盾，一方面提高了半导体存储器件的复位速度，另一方面使得复位后的半导体存储器件阈值电压分布范围大大减小。
- 一种快闪存储器的数据擦除复位方法-201210027861.X
- 伍冬;潘立阳 - 清华大学
- 2012-02-09 - 2012-07-11 - G11C16/20
- 本发明公开了存储器设计技术领域中的一种快闪存储器的数据擦除复位方法。包括：对快闪存储器的存储单元进行擦除操作，使得存储单元的阈值电压小于预设电压；对存储单元施加第一读取电压，使得一部分存储单元的输出电压为0，另一部分存储单元的输出电压大于0且不饱和；对存储单元施加比第一读取电压高的第二读取电压，使得步骤2中输出电压为0的存储单元的输出电压大于0且不饱和。本发明省去了复杂费时的软编程操作，通过增加简单省时的读取操作来保证光信号强弱的检测范围不会降低。
- 设置寄存器初始状态的方法-201010575124.4
- 朱瑶华 - 上海华虹NEC电子有限公司
- 2010-12-06 - 2012-06-06 - G11C16/20
- 本发明公开了一种设置寄存器初始状态的方法，可以适用于任意寄存器电路，它不改变寄存器电路结构，而只是对寄存器电路中的反相器的阈值进行调整，从而确保寄存器在上电时的输出为确定的低电平或高电平。由于半导体集成电路芯片中的模块输入是由模块中的寄存器控制的，因而本发明也就相应地使这些模块在上电时的输出为确定值，是可知、可控的状态，以减少系统上电时不定状态导致的误操作。
- 基于M模块同步码的智能载板M模块自动识别方法-201010612208.0
- 刘兆庆;赵光权;马云彤;黄敏;李乃海;彭喜元 - 哈尔滨工业大学
- 2010-12-29 - 2011-08-10 - G11C16/20
- 基于M模块同步码的智能载板M模块自动识别方法，属于自动测试领域，本发明为解决在预先不知道M模块信息的情况下，无法对不同配置的M模块进行正确识别的问题。本发明方法包括以下：一、将/DS0、/DS1都置低；二、访问M模块的地址0xFE，读取第一个字节数据；三、判断地址0xFE第一个字节数据是否为0x5346，否，执行四；是，M模块的数据宽度为8位或16位，并执行六，四、访问M模块地址0xFC，读取该地址第一个字节数据；五、判断地址0xFC第一个字节数据是否为0x5346，否，退出识别；是，M模块的数据宽度为32位，并执行六，六、读取所述EEPROM的配置参数，完成M模块的识别。
- 一种NANDFlash存储芯片的元数据格式识别方法-201110041808.0
- 李元章;谭毓安;张丽;张雪兰;张全新;马忠梅 - 北京理工大学
- 2011-02-21 - 2011-07-27 - G11C16/20
- 本发明涉及一种NAND Flash存储芯片的元数据格式识别方法，首先辨别物理镜像中元数据区和有效数据区的排布规则，然后随机生成一些数据文件存储到芯片上，分别获取芯片的物理镜像文件和逻辑镜像文件；根据相同数据段的MD5值相等的原则查找每一个逻辑页所对应的物理页，记录对应的元数据；按照一定的规律分析出元数据中的逻辑地址字段和ECC校验码字段。本发明可以在未知手机内置芯片的元数据格式及其含义的基础上，正确识别出芯片物理镜像的数据排布规律并解释其关键元数据的字段位置及其含义，从而利用现有的手机取证工具分析出那些删除或隐藏的犯罪证据。
- 电阻随机存储器的初始化以及设置、复位方法-201010022715.9
- 宋立军;黄晓辉;邹擎天;吴金刚;季明华 - 中芯国际集成电路制造(上海)有限公司
- 2010-01-12 - 2011-07-20 - G11C16/20
- 本发明提供了电阻随机存储器的初始化以及设置、复位方法，所述初始化方法包括：提供待激活的电阻随机存储器，所述电阻随机存储器包括存储电阻；先对电阻随机存储器进行快速初始化；所述快速初始化时，向存储电阻中输入能量逐渐增大的电压脉冲；再对电阻随机存储器进行精确初始化；所述精确初始化时，向存储电阻中输入能量恒定的电压脉冲。本发明将初始化操作分为快速初始化以及精确初始化阶段，使得存储电阻从高阻态转变成低阻态时，电阻值下降能够精确控制。
- 一种芯片参数的识别方法及系统-200910242882.1
- 凌明 - 无锡中星微电子有限公司
- 2009-12-18 - 2011-06-22 - G11C16/20
- 本发明公开了一种芯片参数的识别方法及系统，用以识别nandflash芯片的物理参数。本发明提供的一种芯片参数的识别方法包括：从预先设置的多个时间timing参数中选择满足闪存nandflash芯片读写条件的timing参数；其中，timing参数满足nandflash芯片读写条件，是指在采用该timing参数时，对该nandflash芯片进行的读、写操作均成功；从满足nandflash芯片读写条件的timing参数中选择一个nandflash芯片工作频率最高的timing参数，作为nandflash芯片的最佳timing参数。
- 存储器元件的初始化方法-200910253837.6
- 郑卜仁;蔡政哲 - 奇景光电股份有限公司
- 2009-12-08 - 2011-06-08 - G11C16/20
- 一种存储器元件的初始化方法，包括传送至少N+1个时钟周期给该存储器元件，其中N为该存储器元件输出串行数据位数。在这些时钟周期中的一个时钟周期期间，传送第一起讫信号给该存储器元件。在这些时钟周期中的另一个时钟周期期间，传送第二起讫信号给该存储器元件。
- 存储器链路初始化-201010506461.8
- S·乔扈里;K·拉夫 - 英特尔公司
- 2010-09-26 - 2011-04-27 - G11C16/20
- 链路初始化技术用于将读训练与写训练去耦合。读训练可在执行写训练之前以鲁棒方式来实现。这些技术可提供显著改进的链路初始化时间。动态随机存取存储器(DRAM)模块中的用户可编程寄存器可由去耦合的读训练和写训练过程使用。去耦合可产生更短并且更鲁棒的训练段，它们可支持更快的训练和/或增加的链路速度。
- 一种自动识别串行EEPROM型号的方法-200910034905.X
- 沈寒冰;朱小茅;吴俊辉 - 苏州超锐微电子有限公司
- 2009-09-15 - 2010-03-10 - G11C16/20
- 本发明提供了一种自动识别串行EEPROM型号的方法，具体而言，就是对不同型号的EEPROM，以相同的操作方式读取在固定地址存放的识别码，实现主动识别EEPROM型号的方法。
- 专利分类
