[发明专利]半导体器件及用于制造其的方法有效
申请号: | 201810192341.1 | 申请日: | 2018-03-08 |
公开(公告)号: | CN108573925B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 梁正吉;宋昇珉;金成玟;朴雨锡;裴金钟;裴东一 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092;H01L21/336;H01L29/78 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 潘军 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。 | ||
搜索关键词: | 半导体器件 用于 制造 方法 | ||
【主权项】:
1.一种用于制造半导体器件的方法,所述方法包括:形成包括一个或多个牺牲层和一个或多个半导体层的堆叠结构,其中所述一个或多个牺牲层中的每个牺牲层和所述一个或多个半导体层中的每个半导体层交替堆叠在衬底上;在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构;使用所述虚设栅极结构作为第一掩模来蚀刻所述堆叠结构以形成第一凹部并暴露所述一个或多个牺牲层;蚀刻由所述第一凹部暴露的所述一个或多个牺牲层的一部分;去除所述虚设间隔件;在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上形成间隔件膜;使用所述虚设栅极和在所述虚设栅极的侧壁上形成的所述间隔件膜作为第二掩模,蚀刻所述一个或多个半导体层中的半导体层的一部分以及所述间隔件膜的一部分以形成第二凹部;在虚设栅极的侧壁上形成外部间隔件,在一个或多个牺牲层的侧壁上形成内部间隔件;以及在所述第二凹部中形成源极/漏极区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810192341.1/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其形成方法
- 下一篇:半导体存储装置以及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造