[发明专利]半导体器件及用于制造其的方法

说明书

提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。

相关申请的交叉引用

本申请基于35U.S.C.§119要求2017年3月10日在韩国知识产权局递交的韩国专利申请No.10-2017-0030355的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思的示例性实施例涉及一种半导体器件及用于制造其的方法。

背景技术

作为提高半导体器件密度的努力之一，可以在衬底上形成具有带有鳍或纳米线形状的硅体的多栅极晶体管，并且可以在硅体的表面上形成栅极。

多栅极晶体管可以利用三维沟道。多栅极晶体管可以具有增加的电流控制能力。多栅极晶体管可以通过控制三维沟道的尺寸来抑制短沟道效应(SCE)。

发明内容

根据本发明构思的示例性实施例，用于制造半导体器件的方法包括形成包括一个或多个牺牲层和一个或多个半导体层的堆叠结构。所述一个或多个牺牲层中的每个牺牲层和所述一个或多个半导体层中的每个半导体层交替堆叠在衬底上。所述方法还包括：在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构；使用所述虚设栅极结构作为第一掩模来蚀刻所述堆叠结构以形成第一凹部并暴露所述一个或多个牺牲层。所述方法还包括：蚀刻由所述第一凹部暴露的所述一个或多个牺牲层的一部分；去除所述虚设间隔件；在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上形成间隔件膜。所述方法还包括：使用在所述虚设栅极的侧壁上形成的所述虚设栅极和所述间隔件膜作为第二掩模，蚀刻所述一个或多个半导体层中的半导体层的一部分以及所述间隔件膜的一部分以形成第二凹部。所述方法还包括：在虚设栅极的侧壁上形成外部间隔件，在一个或多个牺牲层的侧壁上形成内部间隔件。所述方法还包括：在所述第二凹部中形成源极/漏极区。

根据本发明构思的示例性实施例，用于制造半导体器件的方法包括提供包括第一区域和第二区域的衬底。所述方法还包括：形成第一堆叠结构和第二堆叠结构，所述第一堆叠结构包括交替堆叠在所述第一区域上的第一牺牲层和第一半导体层，所述第二堆叠结构包括交替堆叠在所述第二区域上的第二牺牲层和第二半导体层。所述方法还包括：在所述第一堆叠结构上形成第一虚设栅极，以及在所述第二堆叠结构上形成第二虚设栅极。所述方法还包括：在所述第二区域的所述第二堆叠结构和所述第二虚设栅极上形成第二保护层；在所述第一堆叠结构和所述第一虚设栅极的上表面上形成第一虚没间隔件膜。所述方法还包括：蚀刻所述第一虚设间隔件膜以在第一虚设栅极的侧壁上形成第一虚设间隔件；使用第一虚设栅极和所述第一虚设间隔件作为第一掩模来蚀刻第一堆叠结构以形成第一凹部，以及蚀刻由所述第一凹部暴露的所述第一牺牲层的一部分。所述方法还包括：去除所述第一虚设间隔件。所述方法还包括：在所述第一虚设栅极、所述第一半导体层和所述第一牺牲层上形成第一间隔件膜。所述方法还包括：使用形成在所述第一虚设栅极的所述侧壁上的所述第一虚设栅极和所述第一间隔件膜作为第二掩模来蚀刻所述第一半导体层的一部分和所述第一间隔件膜的一部分以形成第二凹部，从而形成在所述第一虚设栅极的所述侧壁上形成的第一外部间隔件以及在所述第一牺牲层的侧壁上形成的第一内部间隔件。所述方法还包括：在所述第二凹部中形成第一源极/漏极区；去除所述第二保护层；以及在所述第一区域的所述第一源极/漏极区、所述第一虚设栅极和所述第一外部间隔件上形成第一保护层。