[发明专利]半导体装置以及数据同步方法

摘要

本发明涉及半导体装置以及数据同步方法。在将与第一时钟信号同步的输入数据与第二时钟信号同步化时，生成将第二时钟信号延迟规定时间后的信号来作为第一延迟时钟信号，生成将第一延迟时钟信号延迟规定时间后的信号来作为第二延迟时钟信号。在此，在第二时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第一导入数据，并且，在第二延迟时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第二导入数据。此外，将第二时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第一时钟值，将第一延迟时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第二时钟值。

主权项

1.一种半导体装置，将与交替地重复第一逻辑值和第二逻辑值的状态的第一时钟信号同步的输入数据与交替地重复所述第一逻辑值和所述第二逻辑值的状态的第二时钟信号同步化，其特征在于，具有：时钟延迟部，生成将所述第二时钟信号延迟规定时间后的信号来作为第一延迟时钟信号，并且，生成将所述第一延迟时钟信号延迟所述规定时间后的信号来作为第二延迟时钟信号；第一同步导入部，在所述第二时钟信号从所述第一逻辑值转变为所述第二逻辑值的定时将所述输入数据导入并得到为第一导入数据；第二同步导入部，在所述第二延迟时钟信号从所述第一逻辑值转变为所述第二逻辑值的定时将所述输入数据导入并得到为第二导入数据；时钟值导入部，将所述第二时钟信号从所述第一逻辑值转变为所述第二逻辑值的时间点处的所述第一时钟信号的值导入为第一时钟值，并且，将所述第一延迟时钟信号从所述第一逻辑值转变为所述第二逻辑值的时间点处的所述第一时钟信号的值导入为第二时钟值；以及输出部，在所述第一时钟值和所述第二时钟值都表示所述第一逻辑值的情况下，输出使用所述第二时钟信号将所述第一导入数据同步化后的数据来作为同步化数据，另一方面，在所述第一时钟值和所述第二时钟值之中的一个或双方表示所述第二逻辑值的情况下，输出使用所述第二时钟信号将所述第二导入数据同步化后的数据来作为所述同步化数据。