[发明专利]半导体装置以及数据同步方法

说明书

本发明涉及半导体装置以及数据同步方法。在将与第一时钟信号同步的输入数据与第二时钟信号同步化时，生成将第二时钟信号延迟规定时间后的信号来作为第一延迟时钟信号，生成将第一延迟时钟信号延迟规定时间后的信号来作为第二延迟时钟信号。在此，在第二时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第一导入数据，并且，在第二延迟时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第二导入数据。此外，将第二时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第一时钟值，将第一延迟时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第二时钟值。

技术领域

本发明涉及将数据同步化的半导体装置以及数据同步方法。

背景技术

现在，作为在半导体装置中形成的数据处理电路，实施时钟同步设计后的电路成为主流。此外，近年来，为了针对这样的数据处理电路谋求高速化和低功耗化，存在使构成该数据处理电路的各功能模块根据彼此非同步的独立的时钟信号工作的情况。例如，在将由根据第一时钟信号进行工作的第一功能模块生成的输出信号转送到根据第二时钟信号进行工作的第二功能模块的情况下，第二功能模块所包含的触发器（以下，也称为FF）与第二时钟信号同步地进行该输出信号的导入。

可是，在FF中，为了正确地导入向自身输入的数据而在时钟信号的上升或下降沿的时间点的前后规定必须使数据维持为固定值（逻辑值0或1）的数据变化禁止期间（建立时间、保持时间）。在这样的数据变化禁止期间中，产生当输入数据的值发生变化时FF的输出遍及规定时间振荡而成为不定值的、所谓的亚稳态。当产生亚稳态时，在规定期间后，FF的输出稳定，但是，其输出值与输入的数据的值未必相同，因此，产生未将输入的数据正确地传播到后级的FF中这样的问题。

因此，当在根据彼此非同步的时钟信号进行工作的功能模块间直接进行数据的转送时，产生在接收侧的功能模块的FF中产生亚稳态这样的问题。

因此，为了消除起因于亚稳态的问题，提出了包含在时钟信号的上升沿的定时导入数据的第一FF以及在该时钟信号的下降沿的定时导入数据的第二FF的同步化电路（例如，参照专利文献1）。在该同步化电路中，如以下那样选择第一FF的输出信号和第二FF的输出信号之中的一个，通过第三FF在时钟信号的定时导入并输出其选择结果。也就是说，对输入的数据的值与第一FF的输出信号的值是否相同进行判定，在相同的情况下，选择第一FF的输出信号，另一方面，在两者不一致的情况下，选择第二FF的输出信号。即，在输入的数据的值与从第一FF输出的输出信号的值不同的情况下，产生如下这样的问题：在上述的数据变化禁止期间中数据的值发生变化，在第一FF的输出产生亚稳态。因此，此时，选择第一和第二FF的输出结果之中的第二FF的输出结果，将其经由第三FF输出。

现有技术文献

专利文献

专利文献1：日本特开2009-147869号公报。

发明要解决的课题

可是，在上述的同步化电路的结构中，当数据的发送源的时钟信号（称为第一时钟信号）的频率比在同步化电路中使用的时钟信号（称为第二时钟信号）高时，存在数据的变化周期比第二时钟信号的周期短的情况。因此，在该情况下，输入的数据的值与第一FF的输出信号的值是否一致的判定结果不管是否产生亚稳态都依赖于输入的数据的值的变化。因此，在数据的发送源的第一时钟信号的频率比第二时钟信号高的情况下，不能使用上述的以往的同步化电路。

发明内容

因此，本发明的目的在于提供能够在不使起因于亚稳态的问题产生的情况下使用与第一时钟信号非同步且频率不同的第二时钟信号将与该第一时钟信号同步的数据同步化的半导体装置以及数据同步方法。

用于解决课题的方案