[发明专利]一种半导体器件的制造方法在审
| 申请号： | 201711394911.7 | 申请日： | 2017-12-21 |
| 公开（公告）号： | CN109950246A | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | 李冠华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L27/11524 | 分类号： | H01L27/11524;H01L27/11529;H01L27/11531 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，包括：提供包括单元区和外围区的半导体衬底，所述半导体衬底上由下至上依次形成有栅极材料层和核心材料层；图案化所述核心材料层，以形成位于所述单元区的第一核心和位于所述外围区的第二核心，所述第二核心的尺寸大于所述第一核心；在所述第一核心和所述第二核心的侧壁上形成间隙壁；去除所述第一核心；以所述间隙壁和所述第二核心为掩膜执行刻蚀，以图案化所述栅极材料层。本发明提供的半导体器件的制造方法，核心区和外围区的图案使用同一掩膜形成，既减少了使用掩膜的步骤，又简化了制造工艺，并且避免了多次使用掩膜造成的套刻问题。 | ||
| 搜索关键词： | 掩膜 半导体器件 外围区 核心材料层 栅极材料层 单元区 间隙壁 图案化 衬底 半导体 制造 多次使用 图案使用 制造工艺 核心区 侧壁 刻蚀 套刻 去除 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供包括单元区和外围区的半导体衬底，所述半导体衬底上由下至上依次形成有栅极材料层和核心材料层；图案化所述核心材料层，以形成位于所述单元区的第一核心和位于所述外围区的第二核心，所述第二核心的尺寸大于所述第一核心；在所述第一核心和所述第二核心的侧壁上形成间隙壁；去除所述第一核心；以所述间隙壁和所述第二核心为掩膜执行刻蚀，以图案化所述栅极材料层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711394911.7/，转载请声明来源钻瓜专利网。
- 上一篇：分栅式存储器及其形成方法
- 下一篇：一种溶胶凝胶法制备非易失性存储器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
