[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供包括单元区和外围区的半导体衬底，所述半导体衬底上由下至上依次形成有栅极材料层和核心材料层；图案化所述核心材料层，以形成位于所述单元区的第一核心和位于所述外围区的第二核心，所述第二核心的尺寸大于所述第一核心；在所述第一核心和所述第二核心的侧壁上形成间隙壁；去除所述第一核心；以所述间隙壁和所述第二核心为掩膜执行刻蚀，以图案化所述栅极材料层。本发明提供的半导体器件的制造方法，核心区和外围区的图案使用同一掩膜形成，既减少了使用掩膜的步骤，又简化了制造工艺，并且避免了多次使用掩膜造成的套刻问题。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快闪存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。

NAND快闪存储器通常包括用于形成存储单元的单元(cell)区和用于形成外围电路的外围(periphery)区。在NAND的制造工艺中，位于NAND器件的单元(cell)区的栅极(包括控制栅和浮栅) 与位于外围区的选择栅由于尺寸不一致，因而通常使用不同的掩膜工艺来制造，从而使工序复杂、成本高。此外，由于先后采用不同的掩膜工艺，在制造过程中还会带来单元区与外围区的套刻(overlay)的问题。

因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供包括单元区和外围区的半导体衬底，所述半导体衬底上由下至上依次形成有栅极材料层和核心材料层；

图案化所述核心材料层，以形成位于所述单元区的第一核心和位于所述外围区的第二核心，所述第二核心的尺寸大于所述第一核心；

在所述第一核心和所述第二核心的侧壁上形成间隙壁；

去除所述第一核心；

以所述间隙壁和所述第二核心为掩膜执行刻蚀，以图案化所述栅极材料层。

示例性地，去除所述第一核心的步骤中不使用掩膜。

示例性地，所述外围区包括低压电路区和高压电路区。

示例性地，所述半导体衬底的所述单元区和所述低压电路区上形成有第一栅极介电层，所述半导体衬底的所述高压电路区上形成有第二栅极介电层。

示例性地，图案化所述核心材料层的步骤包括：

在所述核心材料层上由下至上依次形成盖帽层、抗反射涂层和图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜依次刻蚀所述抗反射涂层、所述盖帽层和所述核心材料层，以形成位于所述单元区的第一核心和位于所述外围区的第二核心，所述第二核心的尺寸大于所述第一核心。

示例性地，所述核心材料层包括APF层。

示例性地，所述栅极材料层与所述核心材料层之间形成有硬掩膜叠层。

示例性地，所述硬掩膜叠层与所述核心材料层之间形成有刻蚀停止层。