[发明专利]OTP存储器在审
| 申请号： | 201711235150.0 | 申请日： | 2017-11-30 |
| 公开（公告）号： | CN107910035A | 公开（公告）日： | 2018-04-13 |
| 发明（设计）人： | 武建宏 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | G11C17/16 | 分类号： | G11C17/16;G11C17/18 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东新区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种OTP存储器，采用一个MOS场效应晶体管，使其源极与漏极分别连接不同的位线，栅极连接字线。本发明能够提升OTP存储容量，并且能减小存储面积。 | ||
| 搜索关键词： | otp 存储器 | ||
【主权项】：
一种OTP存储器，其特征在于：采用一个MOS场效应晶体管，使其源极与漏极分别连接不同的位线，栅极连接字线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711235150.0/，转载请声明来源钻瓜专利网。
- 同类专利
- OTP存储器-201410493373.7
- 王志刚;李弦 - 珠海创飞芯科技有限公司
- 2014-09-24 - 2019-11-05 - G11C17/16
- 本发明提供了一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，在所述字线上、所述位线上和/或所述用于接入编程电压的电压总线上设置有限流电阻；所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。该限流电阻能够抑制热载流子的产生，防止闩锁效应的发生。另外，由于一个衬底保护环能够至少包围两个相邻的存储单元，所以，相较于现有的OTP存储器，该OTP存储器的面积减小。
- 一种efuse阵列-201910673881.6
- 晏颖;金建明 - 上海华力微电子有限公司
- 2019-07-24 - 2019-11-01 - G11C17/16
- 本发明提供一种efuse阵列，由efuse单元构成的N*N矩阵；efuse单元由一个efuse熔丝和一个控制管组成；N*N个efuse熔丝的一端相互连接构成efuse阵列的Fsource端；每个efuse单元中的efuse熔丝的另一端与该efuse单元中的控制管的漏极连接；该N*N矩阵中同一行的控制管的栅极连接一路WL信号，同一列的控制管的源极连接一路SA模块和一个编程管。采用本发明的efuse单元阵列结构的OTP模块可以减少芯片面积。
- 电阻式存储器件-201510038552.6
- 金渊郁 - 爱思开海力士有限公司
- 2015-01-26 - 2019-10-25 - G11C17/16
- 一种电阻式存储器件包括：电阻式存储器单元，其电阻值基于储存于其中的数据的逻辑值而变化；电流放大块，其适于将流经电阻式存储器单元的电流放大N倍，其中，N是大于1的自然数；以及感测块，其适于基于放大的电流来感测数据。
- 存储器单元及存储器阵列-201510657450.2
- 吴孟益;黄志豪;陈信铭 - 力旺电子股份有限公司
- 2015-10-13 - 2019-10-18 - G11C17/16
- 本发明公开了一种存储器单元和存储器阵列。存储器单元包括写入选择晶体管、接续栅极晶体管、反熔丝组件及读取电路。在存储器单元的读取操作期间，反熔丝组件所产生的充电电流会触发读取电路以产生稳定的读取电流，因此可以缩短自存储器单元读取数据的时间。而在存储器单元的读取操作期间的一开始会执行放电程序，以确保自存储器单元读取数据的正确性。
- 电可编程熔丝单元阵列及其操作方法-201510974772.X
- 杨家奇 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2015-12-23 - 2019-09-20 - G11C17/16
- 本发明公开了电可编程熔丝单元阵列及其操作方法。该电可编程单元阵列包括：第一布线、与第一布线连接的多个电可编程熔丝单元以及至少一个邻接开关。该至少一个邻接开关的控制端子连接到第一布线，各邻接开关分别设置在连接到该第一布线的相邻的两个电可编程熔丝单元之间，每一邻接开关操作连接与其相邻的两个电可编程熔丝单元的公共节点。通过在连接相同第一布线的每两个电可编程单元之间增设一个邻接开关，可以在制造电可编程熔丝单元阵列时，将每个写开关的尺寸或者面积减小，从而减小阵列的总体面积。
- Efuse模块及其熔断电流的校准系统和校准方法-201410352688.X
- 陈先敏;杨家奇 - 中芯国际集成电路制造（上海）有限公司
- 2014-07-23 - 2019-08-27 - G11C17/16
- 本发明提供一种Efuse模块，所述Efuse模块至少包括：Efuse，用于所述熔断电流的大小在预设熔断电流范围内时熔断，以记录数据；可编程NMOS阵列，连接于所述Efuse，用于通过编程调整所述熔断电流的大小；其中，所述可编程NMOS阵列包括多个并联连接的NMOS器件，每个NMOS器件的漏极相连后与所述Efuse连接，每个NMOS器件的源极和衬底共同接地，每个NMOS器件的栅极共同组成控制信号端。本发明还提供一种Efuse模块熔断电流的校准系统和校准方法。本发明有效提高了熔断电流的精确度和稳定性，在工艺和环境变化时，熔断电流的精确和稳定保证了Efuse模块的稳定性和可靠性。
- 一种适用于MTM反熔丝PROM的编程方法-201610693862.6
- 马金龙;孙杰杰;封晴;吴素贞;于跃;王栋;徐睿 - 中国电子科技集团公司第五十八研究所
- 2016-08-19 - 2019-08-20 - G11C17/16
- 本发明涉及一种适用于MTM反熔丝PROM的编程方法，包括：对欲编程的反熔丝施加每一个编程脉冲之前先进行编程预充电；上一个编程脉冲完成后，施加下一个编程脉冲之前先给PROM电路一定的热弛豫时间；将编程脉冲进行分组，两个一组，在每一组编程脉冲的第二个编程脉冲期间，进行编程电流Ipp检测，并且在每一组编程脉冲完成后，进行该字节数据读取验证；在对所有字节编程完成后，进行全片数据读取校验。采用本发明的编程方法，能够有效地避免反熔丝被误编程，提升芯片的编程成功率，通过优化编程算法，提高编程后反熔丝PROM电路的可靠性。
- 存储阵列的操作方法和存储器-201410181422.3
- 黄正太;杨家奇;黄正乙 - 中芯国际集成电路制造(上海)有限公司
- 2014-04-30 - 2019-07-30 - G11C17/16
- 一种存储阵列的操作方法和存储器，第一编程操作包括：将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据，基于第二待编程数据对所述第m行数据存储单元进行编程操作，将标识数据设置为数据1；第二编程操作包括：基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作，将标识数据设置为数据0；对所述第m行数据存储单元进行读取操作；读取操作包括：获得所述第m行数据存储单元保存的已编程数据，将所述已编程数据和所述第m行数据存储单元对应的标识数据进行异或运算，将所述异或运算后的结果作为所述第m行数据存储单元的读取结果。
- 存储器及其编程电路-201410184849.9
- 陈先敏;杨家奇 - 中芯国际集成电路制造(上海)有限公司
- 2014-05-04 - 2019-07-30 - G11C17/16
- 一种存储器及其编程电路，所述存储器包括电熔丝存储单元，所述存储器的编程电路包括：可编程PMOS管组，包括N个可编程PMOS管，所述N个可编程PMOS管的源极相连并适于输入编程电压，所述N个可编程PMOS管的漏极耦接所述电熔丝存储单元的编程电压输入端，所述N个可编程PMOS管的栅极对应接收N位数字信号，每位数字信号对应控制一个可编程PMOS管导通或截止，N为整数且N≥2；数字信号产生单元，适于产生所述N位数字信号。本发明提供的存储器及其编程电路，能够在编程电压的实际值大于设计值时保证电熔丝存储单元被有效地写入数据。
- 电阻式随机存取存储器(RERAM)与导电桥式随机存取存储器(CBRAM)交叉耦合的熔丝与读取方法及系统-201480006918.5
- 特拉杨·邦塔斯;克劳迪-杜米特鲁·内基福尔;朱利安·杜米特鲁;肯特·休依特 - 密克罗奇普技术公司
- 2014-03-07 - 2019-07-26 - G11C17/16
- 通过将导电与非导电电阻式存储器单元两者布置为交叉耦合布置以促进读取数据状态，所述存储器单元在其电阻值中可具有非常小的差异且仍能正确读取。这允许所述存储器单元两者的电阻随时间变化且仍具有介于其电阻之间的足够差异来读取经编程的所需数据状态。一对ReRAM或CBRAM电阻式存储器装置经配置为一位存储器单元且被用于存储单一数据位，其中所述电阻式存储器装置中的一者处于擦除条件且所述对的另一电阻式存储器装置处于写入条件。因为在其导电状态之间存在跳变点，所以无需使用参考电压或电流来实现读取所述对电阻式存储器装置的电阻状态。
- 一次性可编程非易失性熔丝存储单元-201711405780.8
- 洪根刚 - 长鑫存储技术有限公司
- 2017-12-22 - 2019-07-02 - G11C17/16
- 本发明提供一种一次性可编程非易失性熔丝存储单元，PMOS晶体管的栅极连接于编程电压，源极、漏极和N阱连接在一起，以形成第一连接点；NMOS晶体管的栅极连接于控制信号，源极连接于第一连接点；其中，当NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的编程电压施加到PMOS晶体管的栅极，并保持预定时间段，以改变PMOS晶体管的至少一个物理特性，从而使第一连接点输出的逻辑电平被改变。本发明实施例的一次性可编程存储器非易失性熔丝存储单元不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的一次性可编程存储器解决方案。
- 半导体装置-201810870634.0
- 金东槿 - 爱思开海力士有限公司
- 2018-08-02 - 2019-06-25 - G11C17/16
- 一种半导体装置可以包括修复电路，该修复电路被配置为通过比较修复信息与地址信息来激活单元阵列区的冗余线。该半导体装置可以包括主解码器，该主解码器被配置为通过对地址信息进行解码来执行对单元阵列区的正常访问。该地址信息可以包括列信息和行信息两者。
- 多电平反熔丝存储器装置及其操作方法-201310306175.0
- 张敏洙;徐宁焄;李燦勇 - 三星电子株式会社
- 2013-07-19 - 2019-05-07 - G11C17/16
- 公开了多电平反熔丝存储器装置及其操作方法。本发明提供了一种反熔丝存储器装置，该反熔丝存储器装置包括反熔丝存储器单元、基准电流产生部件和比较部件。反熔丝存储器单元包括反熔丝。基准电流产生部件提供从多个基准电流中选择的基准电流。比较部件将流过反熔丝的单元电流的强度与基准电流的强度比较并且提供与比较结果对应的输出信号。
- 熔丝编程单元、熔丝电路及其编程过程-201811632076.0
- 晏颖;金建明;龚政 - 上海华力集成电路制造有限公司
- 2018-12-29 - 2019-05-03 - G11C17/16
- 本发明涉及一种熔丝电路，涉及半导体集成电路，包括：熔丝编程单元，包括熔丝部件和反熔丝编程管,所述反熔丝编程管与所述熔丝部件并联连接，其中所述反熔丝编程管为电可编程器件，在编程前为高阻状态，在编程后为低阻状态；所述熔丝部件为电可编程器件，在编程前为低阻状态，在编程后为高阻状态；以及编程控制器件，与所述熔丝编程单元串联连接；以使熔丝电路具备了二次编程的能力，且电路和版图设计简单，用户使用灵活性和可控性高，编程可靠性高。
- 存储器件以及存储器件和存储系统的操作方法-201310446955.5
- 尹贤洙;权奇昌 - 爱思开海力士有限公司
- 2013-09-25 - 2019-04-30 - G11C17/16
- 一种存储器件的操作方法包括以下步骤：进入修复模式；接收激活命令和故障地址，并且暂时储存接收的命令和地址；接收写入命令，并且判定是否执行编程操作；当判定出要执行编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及在暂时储存的故障地址的编程完成之前接收预充电命令。
- 应用于非易失性存储器的一位存储单元的控制方法-201510696096.4
- 吴孟益;温岳嘉;陈信铭;杨青松 - 力旺电子股份有限公司
- 2012-12-25 - 2019-04-19 - G11C17/16
- 本发明为一种非易失性存储器中一一位存储单元即可的控制方法，该第一一位存储单元具有一位线连接至串接的N个储存单元，该控制方法包括下列步骤：(a)当编程该第一一位存储单元时，编程一第x储存单元，使得读取该第一一位存储单元时，提供该第x储存单元的储存状态；(b)当抹除该第一一位存储单元时，忽略该第x储存单元中的储存状态；以及(c)当再次编程该第一一位存储单元时，编程一第(x‑1)储存单元，使得读取该第一一位存储单元时，提供该第(x‑1)储存单元的储存状态；其中，且x大于等于2，且x小于等于N。
- 阻值可变的参考单元-201510502479.3
- 黄雪青 - 武汉新芯集成电路制造有限公司
- 2015-08-14 - 2019-04-12 - G11C17/16
- 本发明提出了一种阻值可变的参考单元，通过第一控制开关和第二控制开关的切换，可以使整个参考单元的电阻阻值改变，从而可以在测试模式下用高阻值的参考单元筛选出比较可靠的电熔丝；而在用户模式下使用低阻值的参考单元增加对电熔丝电阻变化的容忍度，参考单元可以根据需要改变阻值，满足工艺不同场合的需要。
- 单次可编程记忆体及其操作方法和编程方法以及电子系统-201410486754.2
- 庄建祥 - 上峰科技股份有限公司
- 2014-09-22 - 2019-03-01 - G11C17/16
- 一种单次可编程记忆体及其操作方法和编程方法以及电子系统，该单次可编程记忆体包含：多个单次可编程单元，至少一单次可编程单元包含至少：一单次可编程元素包含至少一电性熔丝，该电性熔丝耦接至一第一电压源线；及一编程选择器耦接至该单次可编程元素及一第二电压源线，其中该电性熔丝至少有一部分具有至少一扩展区，该扩展区有减量电流或是没有电流流过；以及其中该单次可编程元素可藉由施加电压至该第一及第二电压源线及导通该编程选择器而编程，藉此将该单次可编程元素改变至不同逻辑状态。本发明的可编程电阻元件单元将使用接面二极管作为编程选择器的范例说明实施例。此可编程电阻元件单元可使用CMOS逻辑工艺以降低单元尺寸及成本。
- Efuse控制器及Efuse系统-201821174641.9
- 蒋松鹰;姚炜 - 上海艾为电子技术股份有限公司
- 2018-07-23 - 2019-02-01 - G11C17/16
- 本实用新型公开了一种Efuse控制器及Efuse系统，该Efuse控制器，包括：数据整形模块，第一输入端用于接收时钟输入信号，第二输入端用于接收数据输入信号，数据整形模块的输出端输出根据时钟输入信号对数据输入信号整形，生成整形输出信号；计数器，输入端用于接收时钟输入信号，输出端用于输出对时钟输入信号的计数结果；逻辑与门电路，两个输入端中的一个用于接收时钟输入信号，另一个输入端用于接收整形输出信号；逻辑与门电路的输出端用于连接Efuse模块的STROBE信号输入端；译码电路，两个输入端中的一个用于接收计数结果，另一个输入端用于接收整形输出信号；译码电路的输出端用于连接Efuse模块的数据信号输入端。实施本实用新型能实现简单有效地进行Efuse烧录。
- 用于对存储器单元进行编程的系统和方法-201480007063.8
- X·李;S·H·康;X·朱 - 高通股份有限公司
- 2014-01-31 - 2019-01-29 - G11C17/16
- 一种方法包括在包括交叠区域和沟道区域的半导体晶体管结构处创建击穿状况。该击穿状况通过以下操作来创建：使半导体晶体管结构的栅极与交叠区域之间的第一电压差超过该半导体晶体管结构的击穿电压，而同时将此栅极与沟道区域之间的第二电压差维持在小于该击穿电压。
- 熔丝烧断方法及熔丝烧断系统-201711449226.X
- 许庭硕 - 南亚科技股份有限公司
- 2017-12-27 - 2019-01-25 - G11C17/16
- 本发明公开了一种熔丝烧断方法及熔丝烧断系统，熔丝烧断方法包含以下步骤：接收数量信号，其中数量信号包含数量值；依据数量信号触发多个熔丝泵中的数量值个熔丝泵；以及产生电流以烧断熔丝。本实施可加速熔丝烧断时间。
- 具有阵列电熔丝的半导体集成电路及其驱动方法-201210434064.3
- 吴相默;尹泰植 - 爱思开海力士有限公司
- 2012-11-02 - 2019-01-04 - G11C17/16
- 本发明公开了一种半导体集成电路及其驱动方法。半导体集成电路包括：正常熔丝单元阵列，其被编程具有正常熔丝数据；虚设熔丝单元阵列，其被编程具有验证熔丝数据；以及传感器，其被配置成从虚设熔丝单元阵列读取验证熔丝数据且从正常熔丝单元阵列读取正常熔丝数据，其中正常熔丝单元阵列被配置成根据虚设熔丝单元阵列的读取结果来被读取。
- 含有哑字线的三维一次编程存储器-201811039690.6
- 张国飙 - 杭州海存信息技术有限公司
- 2017-04-14 - 2018-12-28 - G11C17/16
- 为了降低精确预编程的时间，本发明提出一种含有哑字线的三维一次编程存储器（3D‑OTP）。OTP存储阵列含有一条哑字线和至少一条哑位线。只有位于哑字线和哑位线交叉处的哑存储元被编程；其它所有哑存储元均未编程。
- 一种基于熔丝的可编程电路-201821029396.2
- 张坡;王飞;郑良广;杨玉钊;曹力 - 宁波中车时代传感技术有限公司
- 2018-06-30 - 2018-12-18 - G11C17/16
- 本实用新型涉及一种基于熔丝的可编程电路，与熔丝阵列电路电连接，包括用于解码熔丝阵列电路的烧写地址并提供烧写电流的译码电路，与译码电路电连接编译电路，分别与译码电路、编译电路、熔丝阵列电路电连接的烧写电路，与熔丝阵列电路电连接的信号读取电路。译码电路用于根据译码烧写地址信号以及烧写信号对熔丝阵列电路进行编译；烧写电路用于在译码电路提供的烧写电流的作用下，根据编译电路的编译信号对熔丝阵列电路进行烧写；信号读取电路用于将熔丝阵列电路中熔丝的电阻与参考电阻进行比较，进而获取熔丝阵列电路中各熔丝的状态而输出控制信号。该基于熔丝的可编程电路不仅能够进行熔丝烧写，并且能够对熔丝的可靠性进行检测。
- 用于对存储器单元进行编程的系统和方法-201480007438.0
- X·李;B·杨 - 高通股份有限公司
- 2014-01-31 - 2018-11-23 - G11C17/16
- 一种方法包括在半导体晶体管结构处选择性地创建第一击穿状况和第二击穿状况。第一击穿状况是在该半导体晶体管结构的源极交叠区域与该半导体晶体管结构的栅极之间。第二击穿状况是在该半导体晶体管结构的漏极交叠区域与该栅极之间。
- 具有可变调整参数的存储器设备-201510065492.7
- 北川真;囯广恭史;大塚涉;对马朋人 - 索尼半导体解决方案公司
- 2015-02-09 - 2018-11-20 - G11C17/16
- 本发明涉及具有可变调整参数的存储器设备。所述存储器设备包括包含多个存储器单元的存储器阵列、耦接到所述存储器阵列的两个或更多个熔丝，其中所述两个或更多个熔丝的每一个包含用于所述存储器阵列的调整数据和用于选择两个或多个熔丝中的要启动的一个熔丝的模式寄存器。
- 含有多条哑位线的多位元三维一次编程存储器-201810860764.6
- 张国飙 - 成都三维艾匹科技有限公司
- 2017-04-14 - 2018-11-13 - G11C17/16
- 本发明提出一种多位元三维一次编程存储器（多位元3D‑OTP），它含有多个叠置在衬底电路上并与之耦合的OTP存储层。每个存储层含有多个OTP存储元，每个存储元存储多位（>1位）信息。
- 存储器、电熔丝存储阵列的检测电路及方法-201310754015.2
- 黄正太;杨家奇;黄正乙 - 中芯国际集成电路制造（上海）有限公司
- 2013-12-31 - 2018-08-10 - G11C17/16
- 一种存储器、电熔丝存储阵列的检测电路及方法，所述电熔丝存储阵列包括m行、n列存储单元，m和n为正整数；所述存储单元包括存储晶体管和电熔丝。所述检测电路包括n个检测单元，所述检测单元包括开关晶体管和参考电阻；所述开关晶体管的栅极作为所述检测单元的控制端，所述开关晶体管的漏极连接所述参考电阻的一端，所述开关晶体管的源极接地；所述参考电阻的另一端对应连接位于同一列的存储单元中的存储晶体管和电熔丝的连接端。本发明技术方案提供的存储器、电熔丝存储阵列的检测电路及方法，能够提高所述电熔丝存储阵列的生产良率。
- 半导体器件-201210359100.4
- 金贵东 - 爱思开海力士有限公司
- 2012-09-21 - 2018-08-07 - G11C17/16
- 本发明公开了一种半导体器件，所述半导体器件包括：熔丝单元，所述熔丝单元与检测节点连接，且被配置成响应于经由检测节点供应的第一电压而被编程；输出单元，所述输出单元与检测节点连接，且被配置成输出指示熔丝单元是否被编程的熔丝信息信号；以及阻挡单元，所述阻挡单元被配置成响应于熔丝信息信号而阻挡经由检测节点供应的第一电压。
- 专利分类
