[发明专利]制作半导体元件的方法

摘要

本发明公开一种制作半导体元件的方法。该制作半导体元件的方法是在Core_p区域中形成SiGe外延层后，将硬掩模层从复合间隙壁结构上去除，在复合间隙壁结构上及外延层上顺形的沉积一蚀刻停止层，在蚀刻停止层上沉积层间介电层，对层间介电层进行研磨，显露出虚设栅极的上表面，去除虚设栅极及部分第一含氮层，形成栅极沟槽并显露出栅极介电层，将Core_p区域中的栅极介电层从栅极沟槽中去除，并选择性的将第一含氮层及该氧化物层去除，留下第二含氮层。

主权项

1.一种制作半导体元件的方法，其特征在于，包含：提供一基底；在该基底上形成一第一栅极介电层；在该第一栅极介电层上形成一虚设栅极；在该虚设栅极及该基底上顺形的沉积一间隙壁复合膜，其中该间隙壁复合膜包含一第一含氮层、一氧化物层，设于该第一含氮层上，及一第二含氮层，设于该氧化物层上；在该间隙壁复合膜上顺形的沉积一硬掩模层；各向异性蚀刻该硬掩模层及该间隙壁复合膜，在该虚设栅极的侧壁上形成一复合间隙壁结构；在该基底中形成一凹陷区域，该凹陷区域邻近该复合间隙壁结构；在该凹陷区域中形成一外延层；将该硬掩模层从该复合间隙壁结构上去除；在该复合间隙壁结构上及该外延层上顺形的沉积一蚀刻停止层；在该蚀刻停止层上沉积一层间介电层；对该层间介电层进行一研磨制作工艺，显露出该虚设栅极的一上表面；去除该虚设栅极及该第一含氮层的一第一部分，如此形成一栅极沟槽并显露出该第一栅极介电层；以及将该第一栅极介电层从该栅极沟槽中去除，并选择性的将该第一含氮层的一第二部分及该氧化物层从该复合间隙壁结构中去除，留下该第二含氮层。