[发明专利]制作半导体元件的方法有效
申请号: | 201711184416.3 | 申请日: | 2017-11-23 |
公开(公告)号: | CN109830433B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 陈映先;陈俊嘉;王尧展;杨智伟;许得彰 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/283 | 分类号: | H01L21/283;H01L21/762 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制作 半导体 元件 方法 | ||
1.一种制作半导体元件的方法,其特征在于,包含:
提供一基底;
在该基底上形成一第一栅极介电层;
在该第一栅极介电层上形成一虚设栅极;
在该虚设栅极及该基底上顺形的沉积一间隙壁复合膜,其中该间隙壁复合膜包含一第一含氮层、一氧化物层,设于该第一含氮层上,及一第二含氮层,设于该氧化物层上;
在该间隙壁复合膜上顺形的沉积一硬掩模层;
各向异性蚀刻该硬掩模层及该间隙壁复合膜,在该虚设栅极的侧壁上形成一复合间隙壁结构;
在该基底中形成一凹陷区域,该凹陷区域邻近该复合间隙壁结构;
在该凹陷区域中形成一硅锗(SiGe)外延层;
将该硬掩模层从该复合间隙壁结构上去除;
在该复合间隙壁结构上及该硅锗外延层上顺形的沉积一蚀刻停止层;
在该蚀刻停止层上沉积一层间介电层;
对该层间介电层进行一研磨制作工艺,显露出该虚设栅极的一上表面;
去除该虚设栅极及该第一含氮层的一第一部分,如此形成一栅极沟槽并显露出该第一栅极介电层;以及
将该第一栅极介电层从该栅极沟槽中去除,并选择性的将该第一含氮层的一第二部分及该氧化物层从该复合间隙壁结构中去除,留下该第二含氮层。
2.如权利要求1所述的方法,其中另包含:
在该栅极沟槽内的该基底上形成一第二栅极介电层;以及
在该栅极沟槽内形成一栅极。
3.如权利要求1所述的方法,其中该第一含氮层包含氮碳氧化硅或氮氧化硅。
4.如权利要求3所述的方法,其中该第二含氮层包含氮碳氧化硅或氮氧化硅。
5.如权利要求4所述的方法,其中该氧化物层包含氧化硅。
6.如权利要求1所述的方法,其中该硬掩模层包含氮化硅。
7.如权利要求1所述的方法,其中该蚀刻停止层包含氮化硅。
8.如权利要求1所述的方法,其中该基底包含硅基底。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711184416.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造