[发明专利]具有可作为最后级高速缓存片或神经网络单元存储器操作的存储器阵列的处理器有效
| 申请号： | 201710946865.0 | 申请日： | 2017-10-12 |
| 公开（公告）号： | CN108133267B | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | G·葛兰·亨利;道格拉斯·R·瑞德 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06F3/06 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;钟强 |
| 地址： | 201203 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器，包括多个处理核心，由多个处理核心共享的最后级高速缓存存储器(LLC)，及包括神经处理单元(NPU)的阵列和存储器阵列的神经网络单元(NNU)。LLC包括多个片。为了从存储器阵列操作以存储由多个NPU读取的神经网络权重的第一模式转换到存储器阵列作为除了多个片之外的LLC的片操作的第二模式，处理器对LLC进行回写无效，及更新哈希算法以包括存储器阵列作为除了多个片之外的LLC的片。为了从所述第二模式转换到所述第一模式，处理器对LLC进行回写无效，及更新哈希算法以从LLC排除存储器阵列。 | ||
| 搜索关键词： | 具有 作为 最后 高速缓存 神经网络 单元 存储器 操作 阵列 处理器 | ||
【主权项】：
一种处理器，包括：多个处理核心；最后级高速缓存存储器(LLC)，所述最后级高速缓存存储器由所述多个处理核共享，所述LLC包括多个片；及神经网络单元(NNU)，包括：神经处理单元(NPU)的阵列；及存储器阵列；其中为了从所述存储器阵列操作以存储由多个NPU读取的神经网络权重的第一模式转换到所述存储器阵列作为所述LLC的除了所述多个片之外的片操作的第二模式，所述处理器：对所述LLC进行回写无效；及更新哈希算法，以包括所述存储器阵列作为所述LLC的除了所述多个片之外的片；及其中为了从所述第二模式转换到所述第一模式，所述处理器：对所述LLC进行回写无效；及更新所述哈希算法，以从所述LLC排除所述存储器阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710946865.0/，转载请声明来源钻瓜专利网。
