[发明专利]适应于大高速缓存大小的基于区域的目录方案在审
| 申请号： | 201880088582.X | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN111684425A | 公开（公告）日： | 2020-09-18 |
| 发明（设计）人： | 维德希亚纳坦·卡利亚纳孙达拉姆;凯文·M·莱帕克;阿米特·P·阿普特;加内什·巴拉里斯南;埃里克·克里斯多夫·莫顿;伊丽莎白·M·库珀;拉温德拉·N·巴尔加瓦 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | G06F12/0817 | 分类号： | G06F12/0817 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠;邱晓敏 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于维持基于区域的高速缓存目录的系统、设备和方法。一种系统包括多个处理节点，其中每个处理节点包括高速缓存子系统。所述系统还包括高速缓存目录，以帮助管理所述系统的不同高速缓存子系统之间的高速缓存一致性。为了减少所述高速缓存目录中条目的数量，所述高速缓存目录基于区域而非基于高速缓存线来跟踪一致性，其中区域包括多条高速缓存线。因此，所述系统包括基于区域的高速缓存目录以跟踪具有高速缓存在所述系统中的任何高速缓存子系统中的至少一条高速缓存线的区域。所述高速缓存目录在每个条目中包括引用计数以跟踪每区域被高速缓存的高速缓存线的总数。如果给定条目的引用计数变为零，则所述高速缓存目录回收所述给定条目。 | ||
| 搜索关键词： | 适应 高速缓存 大小 基于 区域 目录 方案 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880088582.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 硬件相干计算扩展存储器-202180063634.X
- M·米塔尔;J·达斯蒂达 - 赛灵思公司
- 2021-05-14 - 2023-05-30 - G06F12/0817
- 本文中的实施方案描述了将数据(例如，高速缓存行或包括多个高速缓存行的数据块)的所有权从主机转移到I/O装置中的硬件。在一个实施方案中，该主机和该I/O装置(例如，加速器)是高速缓存相干系统的一部分，在该高速缓存相干系统中数据的所有权能够从该主机中的归属代理(HA)转移到该I/O装置中的本地HA(例如，计算从代理(CSA))。这样，该I/O装置上的功能(例如，加速器功能)能够从该本地HA请求数据而不必将这些请求发送到该主机HA。另外，该加速器功能能够指示该本地HA是基于高速缓存行还是通过数据块(例如，多个高速缓存行)来追踪该数据。根椐该功能对该数据的期望使用，这提供了能够减少来自追踪该数据的开销的灵活性。
- 在基于处理器的设备中维护包括域状态非拥有（DSN）的域一致性状态-202180063402.4
- E·F·罗宾逊;K·N·马吉尔;J·帕纳维奇;D·巴尚德;M·B·米切尔;M·P·威尔逊 - 微软技术许可有限责任公司
- 2021-05-31 - 2023-05-19 - G06F12/0817
- 公开了在基于处理器的设备中维护包括域状态非拥有(DSN)的域一致性状态。在这方面，基于处理器的设备提供被组织成多个域的多个处理元件(PE)，每一个处理元件包含一个或多个PE和本地排序点电路(LOP)。基于处理器的设备支持给定域内针对由PE高速缓存的一致性颗粒的域一致性状态。域一致性状态包括DSN域一致性状态，其指示一致性颗粒未在任何域内以共享修改状态被高速缓存。在一些实施例中，在接收到用于对一致性颗粒的读取访问请求后，系统排序点电路(SOP)确定一致性颗粒在多个域中的域内以DSN域一致性状态被高速缓存，并且如果必要，可以安全地从系统存储器中读取一致性颗粒以满足读取访问。
- 可扩展高速缓存一致性协议-202180062434.2
- J·瓦什;G·加格;B·P·利利;R·B·古纳;S·R·赫特塞尔;L·勒维-鲁斌;P·H·哈玛伦德;H·考西卡 - 苹果公司
- 2021-09-10 - 2023-05-02 - G06F12/0817
- 描述了一种用于系统的可扩展高速缓存一致性协议，该系统包括耦接到一个或多个存储器控制器的多个一致代理。该存储器控制器可实现来自该存储器控制器耦接到的存储器的高速缓存块的精确目录。对高速缓存块的多个请求可为未解决的，并且请求的窥探和完成可包括接收代理处的预期高速缓存状态，如当处理该请求时该存储器控制器中的目录所指示，以允许该接收代理检测竞争条件。在一个实施方案中，这些高速缓存状态可包括一级共享状态和二级共享状态。该一级共享状态可适用于负责将该高速缓存块的副本发射到请求代理的一致代理。在一个实施方案中，可支持至少两种类型的窥探：窥探转发和窥探退回。
- 用于处理数据的设备和方法-201780036981.7
- 阿德南·卡恩;艾利克斯·詹姆斯·沃;乔斯·冈萨雷斯·冈萨雷斯 - ARM有限公司
- 2017-04-27 - 2023-02-24 - G06F12/0817
- 一种用于处理数据的设备(300)包括生成存储器访问请求的多个存储器访问请求源(102,104)。所述存储器访问请求源中的每一个均具有本地存储器(106,108)，并且所述设备还包括共享存储器(110)。当所述存储器访问请求是原子存储器访问请求时，可以出现对公共数据的争用。当这个发生时，本技术触发处理存储器访问请求源的所述本地存储器中的数据到处理所述共享存储器中的数据的切换。
- 零值存储器压缩-202080088610.5
- 维德希亚纳坦·卡利亚纳孙达拉姆;阿米特·P·阿普特 - 超威半导体公司
- 2020-11-19 - 2022-08-02 - G06F12/0817
- 一种一致性管理装置接收从主存储器中的地址读取数据或将数据写入到所述地址的请求。在写入时，如果所述数据包括零数据，则在尚不存在对应于所述存储器地址的条目的情况下在高速缓存目录中创建所述条目，将所述条目设定为无效状态并且所述条目指示所述数据包括零数据。不将所述零数据写入到主存储器或高速缓存。在读取时，在所述高速缓存目录中检查对应于所述存储器地址的条目。如果所述条目存在于所述高速缓存目录中，是有效的并且包括对应于所述存储器地址的数据包括零数据的指示，则所述一致性管理装置响应于所述请求而返回零数据，而不用从主存储器或高速缓存提取所述数据。
- 扩展对某些请求的一致性保护的高速缓存窥探模式-202080084887.0
- D.威廉姆斯;G.古思里;沈昱;L.默里 - 国际商业机器公司
- 2020-12-14 - 2022-07-22 - G06F12/0817
- 高速缓存存储器包括数据阵列、指定一致性状态信息的数据阵列的内容的目录、以及通过参考数据阵列和目录处理从系统结构窥探的操作的窥探逻辑。窥探逻辑响应于在系统结构上窥探到发起一致性参与者的刷新或清理存储器访问操作的请求，确定目录是否指示高速缓存存储器具有请求的目标地址的一致性所有权。基于确定目录指示高速缓存存储器具有目标地址的一致性所有权，窥探逻辑提供对请求的一致性响应，使得目标地址的一致性所有权转移到发起一致性参与者，从而发起一致性参与者可以保护目标地址免受冲突的请求。
- 多处理器系统及其方法-201680077811.9
- 艾瑞克·哈格斯顿;安德莉亚斯·森布兰特;大卫·布雷克-沙佛 - 三星电子株式会社
- 2016-11-04 - 2022-07-12 - G06F12/0817
- 本发明提供一种多处理器系统及其方法。数据单元存储在多处理器系统的节点中的专用高速缓冲中，每一个节点包含至少一个处理器(CPU)、节点专用的至少一个高速缓冲及节点专用的至少一个高速缓冲位置缓冲器{CLB}。在每一个CLB中存储有位置信息值，每一位置信息值指示与相应的数据单元相关联的位置，其中存储在给定的CLB中的每一位置信息值指示位置是设置在与给定的CLB处于同一节点中的专用高速缓冲内的位置、是其他节点中的一个节点中的位置或者是主存储器中的位置。数据单元的值的相干性是使用高速缓冲相干性协议得到维持。高速缓冲相干性协议根据位置信息值各自的数据单元的移动来更新存储在CLB中的位置信息值。
- 在基于区域的高速缓存目录方案中加速对私有区域的访问-201980059359.7
- 维德希亚纳坦·卡利亚纳孙达拉姆;阿米特·P·阿普特;加内什·巴拉里斯南 - 超威半导体公司
- 2019-09-09 - 2021-12-28 - G06F12/0817
- 公开了用于在基于区域的高速缓存目录方案中加速对私有区域的访问的系统、设备和方法。一种系统包括多个处理节点、一个或多个存储器装置和一个或多个基于区域的高速缓存目录，以管理所述节点的高速缓存子系统之间的高速缓存一致性。基于区域的高速缓存目录基于区域而非基于高速缓存线来跟踪一致性，其中区域包括多条高速缓存线。仅由单个节点访问的区域的高速缓存目录条目本地高速缓存在所述节点处。在本地进行对这些条目的参考计数的更新而不是向所述高速缓存目录发送更新。当第二节点访问第一节点的私有区域时，所述区域现在被视为共享，并且此区域的条目从所述第一节点传送回所述高速缓存目录。
- 一种删除内存中索引项的方法、装置-201880099447.5
- 夏飞 - 华为技术有限公司
- 2018-11-20 - 2021-06-18 - G06F12/0817
- 一种删除内存中索引项的方法，该方法包括：从所述多个存储单元中选择需要淘汰的目标存储单元(410)；读取所述目标存储单元中的所有索引项(420)，其中，所述目标存储单元中的所有索引项连续的存储在所述目标存储单元中；从所述内存索引表中删除读取到的所有索引项(430)；将所述目标存储单元标记为空闲(440)。上述方法可以通过一次IO读取存储器上缓存的多个数据对应的索引项，从而可以在内存的索引表中将相同的索引项删除。
- 具有对写入操作的改进处理的用于数据处理网络的I/O相干请求节点-201980068035.X
- T·P·林格;J·贾拉勒;D·卡塞里迪斯 - ARM有限公司
- 2019-10-16 - 2021-06-11 - G06F12/0817
- 本发明公开了一种用于数据处理网络中的数据传输的方法和装置，该方法和装置使用有序写入请求和优化写入请求两者。在数据处理网络的第一节点处接收的第一写入请求指向第一地址并且具有第一流标识符。第一节点确定具有相同第一流标识符的任何先前写入请求是否未决。当有先前的写入请求未决时，向与第一地址相关联的数据处理网络的家庭节点发送对有序写入的请求。当没有对第一流标识符的先前写入请求未决时，将对优化写入的请求发送到家庭节点。家庭节点和第一节点被配置为在相关联数据可用于数据处理网络的其他元件之前完成有序写入请求的序列。
- 混合精确和不精确的缓存侦听过滤-201980051648.2
- M·米塔尔;J·达斯蒂达 - 赛灵思公司
- 2019-08-01 - 2021-03-16 - G06F12/0817
- 用于组合的精确和不精确的侦听过滤的电路和方法。存储器(102)和多个处理器(104、106、108、110)耦接到互连电路(152)。多个缓存电路(例如138、122、124)分别耦接到多个处理器电路。第一侦听过滤器(146)耦接到互连，并且被配置为通过存储器的第一地址子集的独立缓存线来过滤侦听请求。第二侦听过滤器(148)耦接到互连，并且被配置为通过存储器的第二地址子集的成组的缓存线来过滤侦听请求。每个组包含多条缓存线。
- 缓存存储器操作的协调-201980020429.8
- B·施泰因马赫尔-布罗 - 国际商业机器公司
- 2019-03-27 - 2020-10-30 - G06F12/0817
- 本发明涉及一种用于协调由一致性共享存储系统的处理器设备执行的指令序列的方法。一条指令被执行并使所述处理器设备将存储器线的副本填充到处理器高速缓存中。基于检测到指示关于所述存储器线的跨所述共享存储系统的一致性传播未被确认的第一标志信息，所述处理器设备对所述存储器线进行标记。基于检测到指示关于所述存储器线的跨所述共享存储系统的所述一致性传播已确认的第二标志信息，所述处理器设备对所述存储器线进行清除标记。基于执行存储器屏障指令，在标记所述存储器线的同时阻止所述存储器屏障指令的执行完成。
- 适应于大高速缓存大小的基于区域的目录方案-201880088582.X
- 维德希亚纳坦·卡利亚纳孙达拉姆;凯文·M·莱帕克;阿米特·P·阿普特;加内什·巴拉里斯南;埃里克·克里斯多夫·莫顿;伊丽莎白·M·库珀;拉温德拉·N·巴尔加瓦 - 超威半导体公司
- 2018-09-19 - 2020-09-18 - G06F12/0817
- 公开了用于维持基于区域的高速缓存目录的系统、设备和方法。一种系统包括多个处理节点，其中每个处理节点包括高速缓存子系统。所述系统还包括高速缓存目录，以帮助管理所述系统的不同高速缓存子系统之间的高速缓存一致性。为了减少所述高速缓存目录中条目的数量，所述高速缓存目录基于区域而非基于高速缓存线来跟踪一致性，其中区域包括多条高速缓存线。因此，所述系统包括基于区域的高速缓存目录以跟踪具有高速缓存在所述系统中的任何高速缓存子系统中的至少一条高速缓存线的区域。所述高速缓存目录在每个条目中包括引用计数以跟踪每区域被高速缓存的高速缓存线的总数。如果给定条目的引用计数变为零，则所述高速缓存目录回收所述给定条目。
- 基于本地代理的高速缓存传送加速方案-201880088010.1
- 阿米特·P·阿普特;加内什·巴拉里斯南;维德希亚纳坦·卡利亚纳孙达拉姆;凯文·M·莱帕克 - 超威半导体公司
- 2018-09-19 - 2020-09-11 - G06F12/0817
- 公开了用于实现推测性探针机制的系统、设备和方法。一种系统至少包括多个处理节点、探针过滤器和一致的从设备。所述一致的从设备包括早期探针高速缓存，以高速缓存对所述探针过滤器的最近查找。所述早期探针高速缓存包括用于存储器的区域的条目，其中区域包括多个高速缓存线。响应于接收到存储器请求，所述一致的从设备执行对所述探针过滤器和所述早期探针高速缓存的并行查找。响应于确定对所述早期探针高速缓存的查找命中将第一处理节点识别为所述存储器请求所针对的第一区域的所有者的第一条目并且响应于确定所述第一条目的置信度指示符大于阈值，将早期探针发送到所述第一处理节点。
- 基于存储器结构的一致性目录缓存-201980006031.9
- F·R·德罗普斯;T·麦基 - 慧与发展有限责任合伙企业
- 2019-01-30 - 2020-07-10 - G06F12/0817
- 在一些示例中，关于基于存储器结构的一致性目录缓存实现，硬件序列器可以包括用于对包括与多个缓存行相关的信息的一致性目录缓存识别相邻缓存行的硬件。可以确定与相邻缓存行中的每一个相关联的状态。基于确定与相邻缓存行中的一个相关联的状态和与剩余的活动的相邻缓存行相关联的状态相同，可以对相邻缓存行进行分组。对于一致性目录缓存，硬件序列器可以利用存储器结构中的条目以识别分组的缓存行。与存储器结构中的条目相关联的数据可以包括多于两种的可能的存储器状态。
- 存储器节点控制器-201880046396.X
- 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 - ARM有限公司
- 2018-07-05 - 2020-03-17 - G06F12/0817
- 一种用于数据处理网络的节点的存储器节点控制器，所述网络包括至少一个计算设备和至少一个数据资源，每个数据资源通过物理地址来寻址。所述节点被配置为将所述至少一个计算设备与所述至少一个数据资源耦合。所述数据处理网络的元件经由系统地址空间来寻址。所述存储器节点控制器包括：到所述至少一个数据资源的第一接口；到所述至少一个计算设备的第二接口；以及系统地址到物理地址转换器缓存，所述系统地址到物理地址转换器缓存被配置为将所述系统地址空间中的系统地址转换为所述至少一个数据资源的物理地址空间中的物理地址。
- 用于数据处理网络的存储器系统-201880046355.0
- 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 - ARM有限公司
- 2018-07-13 - 2020-03-06 - G06F12/0817
- 一种数据处理网络包括：可经由系统地址空间寻址的设备的网络，所述网络包括被配置为在虚拟地址空间中执行应用的计算设备。虚拟到系统地址转换电路被配置为将虚拟地址转换为系统地址。存储器节点控制器具有：到数据资源的第一接口，所述数据资源可经由物理地址空间寻址；到所述计算设备的第二接口；以及系统到物理地址转换电路，所述系统到物理地址转换电路被配置为将所述系统地址空间中的系统地址转换为所述数据资源的物理地址空间中的对应的物理地址。所述虚拟到系统映射可以是范围表缓冲器，所述范围表缓冲器被配置为检索范围表条目，所述范围表条目包括范围的偏移地址以及虚拟地址基址和所述范围的程度的指标。
- 用于处理器架构的装置和方法-201680090755.2
- J·W·布兰德特;R·S·查普尔;J·考博尔;E·T·格罗科斯基;S·H·冈瑟;B·M·盖伊;T·R·赫夫;C·J·休斯;E·乌尔德-阿迈德-瓦尔;R·辛格豪尔;S·Y·索托德;B·L·托尔;L·拉波波特;D·帕普沃斯;J·D·艾伦 - 英特尔公司
- 2016-12-12 - 2019-06-28 - G06F12/0817
- 本发明公开了一种处理器架构的实施例。在实施例中，处理器包括解码器、执行单元、一致性高速缓存和互连。所述解码器用于对用于将高速缓存行归零的指令进行解码。所述执行单元用于发布用于发起高速缓存行大小的零写入的写入命令。所述一致性高速缓存用于接收所述写入命令、用于判定所述高速缓存行中是否存在命中以及所命中高速缓存行的高速缓存一致性协议状态是经修改状态还是排他状态、用于将高速缓存行配置成指示全零、并且用于向所述互连发布所述写入命令。所述互连用于响应于接收到所述写入命令而向必须对其判定是否存在命中的多个其他一致性高速缓存中的每一个发布监听。
- 专利分类
