[发明专利]一种嵌入式非易失存储器及其电流比较读出电路在审
| 申请号： | 201710824111.8 | 申请日： | 2017-09-13 |
| 公开（公告）号： | CN107516544A | 公开（公告）日： | 2017-12-26 |
| 发明（设计）人： | 詹泽红;顾明;金建明 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/08 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种嵌入式非易失存储器及其电流比较读出电路，该存储器包括存储器阵列、行译码、CMUX电路、电流比较读出电路，所述存储器阵列中每行字线WL/WLS与每列的位线相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与互补位线相交处对应一互补存储单元bitcell_b，所述存储器阵列中每列位线和互补位线连接至所述CMUX电路的输入，所述CMUX电路输出CL与互补列译码输出CLref至所述电流比较读出电路，通过本发明，可提高闪存读出电路的可靠性。 | ||
| 搜索关键词： | 一种 嵌入式 非易失 存储器 及其 电流 比较 读出 电路 | ||
【主权项】：
一种嵌入式非易失存储器，包括:存储器阵列、行译码、CMUX电路、电流比较读出电路，所述存储器阵列中每行字线WL/WLS与每列的位线相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与互补位线相交处对应一互补存储单元bitcell_b，所述存储器阵列中每列位线和互补位线连接至所述列译码的输入，所述CMUX电路输出CL与互补列译码输出CLref至所述电流比较读出电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710824111.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种党参的种植设备
- 下一篇：煤矿塌陷地绿化用扦插防倒装置
- 同类专利
- 非易失性存储器装置、特别是相变存储器和读取方法-201910354621.2
- G·卡姆帕尔多;R·安农齐亚塔;P·祖里亚尼 - 意法半导体股份有限公司
- 2019-04-29 - 2019-11-12 - G11C16/26
- 本公开的实施例涉及非易失性存储器装置、特别是相变存储器和读取方法。一种非易失性存储器装置具有与连接到存储器单元的位线相关联的电路分支。当读取存储器单元时，在预充电步骤中，对位线进行预充电。在特性漂移步骤中，存储器单元被激活，并且电流源被激活以向第一位线提供漂移电流，并且基于存储在存储器单元中的数据来引起位线进行充电或放电。在检测步骤中，电流源被去激活，存储器单元被去耦，并且位线耦合到比较器级的输入，该比较器级将位线上的电压与参考电压进行比较，以提供指示存储在存储器单元中的数据的输出信号。
- 资料存储型闪存中读操作控制方法与装置-201510405911.7
- 苏志强;丁冲;谢瑞杰;陈立刚 - 北京兆易创新科技股份有限公司
- 2015-07-10 - 2019-11-12 - G11C16/26
- 本发明提出了一种资料存储型闪存中读操作控制方法与装置，包括：接收外部读入信号，通过内部电路得到读使能信号；通过触发翻转所述读使能信号得到读操作信号；通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；将数据由本存储单元读取至芯片外部存储模块；读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一读操作时钟周期内所需读取的替换存储单元复位和地址比对工作，转移至本读操作时钟，实现对读操作时钟周期复位，进而提高了读操作效率，减小了读取数据所需时钟周期。
- 非易失性存储器装置和存储装置及其操作方法-201510119045.5
- 金斗铉;金甫根;朴起台;韩真晚 - 三星电子株式会社
- 2015-03-18 - 2019-11-01 - G11C16/26
- 提供一种非易失性存储器装置和存储装置及其操作方法。根据示例实施例，一种操作存储装置的方法包括：使用存储器控制器读取工序能力指数；基于工序能力指数调节至少一个操作条件；根据调节的所述至少一个操作条件来操作至少一个非易失性存储器装置中的一个非易失性存储器装置。所述工序能力指数指示与将被操作的存储器单元相关联的结构如何偏离目标形状。
- 存储器读取方法以及数字存储器装置-201410565969.3
- 欧伦·麦克;安尼尔·古普特 - 华邦电子股份有限公司
- 2014-10-22 - 2019-11-01 - G11C16/26
- 本发明提供一种存储器读取方法以及数字存储器装置，该方法包括接收页面数据读取指令，以选定数字存储器装置的页面；回应接收页面数据读取指令，设定第一状态位及第二状态位为忙碌状态，自选定的页面载入数据至数字存储器装置的页面缓冲器，页面缓冲器至少分割为第一部份以及第二部份，对页面缓冲器的第一部份的数据执行一第一错误更正程序而建立一第一错误更正数据；当完成第一错误更正程序时，重置第一状态位为不忙碌状态；回应接收页面数据读取指令，对页面缓冲器的第二部份的数据执行一第二错误更正程序而建立一第二错误更正数据；当完成第二错误更正程序时，重置第二状态位为不忙碌状态。本发明可以提高存储器装置的读取效能。
- 一种闪存灵敏放大器-201710192349.3
- 陈岚 - 佛山中科芯蔚科技有限公司
- 2017-03-28 - 2019-11-01 - G11C16/26
- 本发明公开了一种闪存灵敏放大器，包括：预充电电路、驱动电流产生电路、电流镜电路、参考电流产生电路和比较电路，本发明中的电流镜电路与列译码器直接连接，因此，相比现有技术中电流镜电路与列译码器需通过一个晶体管连接而言，本发明减少了闪存灵敏放大器中晶体管的级联，使闪存灵敏放大器的电源电压只需大于电流镜电路的漏源电压和列译码器的阵列输出端电压即可，从而扩大了闪存灵敏放大器的工作电压范围。
- 一种数据加速重读的方法以及存储设备-201910557929.7
- 严伟;吴伟鹏;曾国忠;吴大畏;李晓强 - 合肥致存微电子有限责任公司
- 2019-06-22 - 2019-10-29 - G11C16/26
- 本发明公开了一种数据加速重读的方法以及存储设备，其技术方案要点是建立若干写入温度区间和若干读取温度区间，基于每个写入温度区间逐一建立与每个读取温度区间对应的存储单元的读参考电压；获取当前读取操作时的温度值，并基于写入操作时的温度值以判断所处的写入温度区间和读取温度区间，进而获取存储单元的当前读参考电压；根据当前读参考电压进行读取操作。本发明具有提高读取操作效率与成功率的特点。
- 数据储存方法、存储器控制电路单元以及存储器储存装置-201410113348.1
- 林纬;刘建业;林和丰;许佑诚 - 群联电子股份有限公司
- 2014-03-25 - 2019-10-25 - G11C16/26
- 本发明提出一种数据储存方法、存储器控制电路单元以及存储器储存装置。此数据储存方法包括：将数据程序化至存储器储存装置的可复写式非易失性存储器模块的字符线中的第一字符线所连接的多个存储单元中，其中第一预设读取电压初始地被设定用于该第一字符线。此数据储存方法还包括：调整第一预设读取电压以获取用于第一字符线的第一可用读取电压并且施予第一可用读取电压至第一字符线来读取第一页数据，以及若第一可用读取电压与第一预设读取电压之间的差值大于预设门槛值时，进行对于第一页数据的保护操作。
- 用于快闪存储器的双位线读出电路和读出方法-201410743255.7
- 權彞振;倪昊;郁红;于春天 - 中芯国际集成电路制造（上海）有限公司
- 2014-12-08 - 2019-10-25 - G11C16/26
- 本发明提供一种用于快闪存储器的双位线读出电路和读出方法。所述双位线读出电路包括第一主单元阵列、第二主单元阵列、参考偏压产生单元、感测放大器和输出单元。其中，两个主单元阵列均不包括参考位线并且不共享字线；当两个主单元阵列中的一个的字线使能时，另一个的字线禁用，并且其各自的主位线同时使能；参考偏压产生单元为两个主单元阵列的主位线施加电压；感测放大器对两个主单元阵列的主位线中的电流进行比较，并将比较结果输出到输出单元。本发明所提供的用于快闪存储器的双位线读出电路和读出方法不包括参考位线及其相关处理，使得读取更容易，并且读出的数据更精确。
- 多层单元NAND闪存的一种操作方法-201910756167.3
- 陈惕生;耿志远 - 本征信息技术（上海）有限公司
- 2019-08-21 - 2019-10-22 - G11C16/26
- 本发明提供了多层单元NAND闪存的一种操作方法。在一次感测操作中，通过调整NAND串的源极电压以改变待测单元的栅极电压与源极电压的电压差，并检查NAND串的导通情况，可以判断待测单元阈值电压与该电压差的大小关系。在读取数据操作中，根据多次上述感测操作的比较结果，可以确定待测单元中存储的待读数据比特。与不同位线相连的NAND串连接至可独立调整的源极信号，因而可以实现与待测单元状态有关的感测，包括基于调整源极电压的二分串行感测。在编程操作的校验步骤中，可根据目标值调整每个位线对应的源极信号电压，只需一次感测操作，即可完成校验。
- 非易失性存储器的页缓存器电路及控制方法、存储器-201510713978.7
- 夏杰峰;肖磊;左平;刘刚;刘金辰;黄新运 - 上海复旦微电子集团股份有限公司
- 2015-10-28 - 2019-10-22 - G11C16/26
- 非易失性存储器的页缓存器电路及控制方法、存储器，包括：第一锁存器、读取电路、用于调节判断节点的电位的选择性置1电路；所述判断节点位于所述读取电路和所述选择性置1电路之间；所述第一锁存器适于存储来自外部I/O的数据，包括第一锁存点和第二锁存点；所述选择性置1电路通过第一输入端与所述第一锁存点耦接，通过第二输入端与所述第二锁存点耦接，通过输出端与所述判断节点耦接；在所述读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作。上述方案可以减小页缓存器电路的面积，提高电路可靠性。
- 与非型快闪存储器的读出方法及与非型快闪存储器-201510169119.6
- 水藤克年 - 华邦电子股份有限公司
- 2015-04-10 - 2019-10-18 - G11C16/26
- 本发明提供一种与非型快闪存储器的读出方法及与非型快闪存储器，无须使用负电压产生电路便能够读出记忆胞的负的阈值。本发明的与非型快闪存储器包括读出放大器(172)、位线选择电路(200)及阵列，所述阵列形成有多个与非串的串单元(NU)。且本发明的与非型快闪存储器具有：施加元件，在读出动作时，在被选择的位线的预充电后，以固定期间对源极线(SL)、形成有所选择的记忆胞的P阱(210)及与被选择的位线邻接的未被选择的位线施加正电压。
- 用于非易失性存储装置的感测电路以及非易失性存储装置-201610033453.3
- 小川晓 - 力晶积成电子制造股份有限公司
- 2016-01-19 - 2019-10-11 - G11C16/26
- 本发明涉及一种用于非易失性存储装置的感测电路以及非易失性存储装置。该感测电路，被设置于包含锁存器的页面缓冲器中，并且感测数据，所述锁存器是在对非易失性存储装置的存储单元写入或读出数据时暂时保存数据，该感测电路包括：第1开关组件及叠栅型控制组件，串联连接于第1讯号线与锁存器的第1端子之间；以及第2开关组件，连接于第1开关组件与叠栅型控制组件之间，在经由感测致能讯号来使第1开关组件导通的感测开始前，叠栅型控制组件的浮动栅极的电压设定为将从叠栅型控制组件的浮动栅极所见的临限值电压加上规定电压所得的电压值，之后感测存储单元的数据。
- 存储器读取方法以及数字存储器装置-201510005340.8
- 欧伦·麦克 - 华邦电子股份有限公司
- 2015-01-07 - 2019-10-01 - G11C16/26
- 本发明提供了一种存储器读取方法以及数字存储器装置，使用具有划分为数据暂存器以及快取暂存器的数据缓冲器、使用者可设定的与快取暂存器有关的内部错误更正码以及快速损坏区块管理。当数据读取操作时，错误更正码状态可由错误更正码状态位元所显示。状态(1:1)可代表整个多页面的输出数据包含多于每页面4位元错误的连续读取模式，然而，会有人想知道每一页面或每一页面分区的错误更正码状态，对于前者，在输出页面结束时，判断整个页面的错误更正码状态并将其存于状态暂存器；对于后者，在输出对应的页面分区前，判断并输出每一页面分区的错误更正码状态。本发明能够整合错误更正码处理，不需要等待时间。
- 非易失性存储存储器中的处理器-201710840390.7
- L.卡格尼尼;V.杜贝科 - 西部数据技术公司
- 2017-09-15 - 2019-10-01 - G11C16/26
- 在一个示例性设备中，包括：被划分为多个可选择的位置的非易失性存储器，其中可选择的位置被分组成多个数据线；耦合到非易失性存储器的一个或多个处理单元(PU)，PU中的每一个与多个数据线中的数据线相关联，一个或多个处理单元包括一个或多个可重新配置的PU，一个或多个PU被配置为：基于一个或多个指令集，操纵相关联的数据线中的数据以生成被保留以存储操纵的结果的相关联的数据线的可选择的位置中的结果，确定指令集中的哪些指令集是被一个或多个PU最频繁用来操纵数据；以及将一个或多个可重新配置的PU配置为使用所确定的最频繁使用的指令集来操纵数据。
- 非易失性存储电路及其读、写、存储和恢复方法-201610079734.2
- 刘盼盼;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-03 - 2019-09-27 - G11C16/26
- 一种非易失性存储电路及其读、写、存储和恢复方法，所述非易失性存储电路包括：静态随机存取存储电路和阻变式存储电路；静态随机存取存储电路包括：双稳态锁存单元，具有第一和第二锁存点；在字线的控制下导通或关断的第一和第二传输单元，第一传输单元两端分别连接第一位线和第一锁存点，第二传输单元两端分别连接第二位线和第二锁存点；阻变式存储电路包括：控制单元、第一和第二阻变式存储单元；控制单元输入第一开关控制信号，控制单元还分别连接第一锁存点及第一阻变式存储单元和第二阻变式存储单元的第一端，第一开关控制信号控制控制单元导通或关断；第一和第二阻变式存储单元的第二端分别连接第二和第一位线。本发明功耗小，集成度高。
- 一种闪存存储器-201920246009.9
- 陶胜 - 成都豆萁集成电路设计有限公司
- 2019-02-27 - 2019-09-27 - G11C16/26
- 本申请提供一种闪存存储器，该存储器包括电位校正模块、存储单元，将电位校正模块的输出端与存储单元中浮栅场效应管的电位输出端连接，通过电位校正模块向浮栅场效应管的电位输出端输出校正信号，浮栅场效应管的电位输出端的电位稳定后，输出存储的数据。通过向存储单元的浮栅场效应管的电位输出端输出校正信号，产生较大电流使浮栅场效应管在短时间内充电，浮栅场效应管的电位输出端的电位稳定的时间缩短，因而可以加快数据读取。
- 具有均匀译码器的存储器系统及其操作方法-201510717129.9
- 李祥邦;何坚柱 - 旺宏电子股份有限公司
- 2015-10-29 - 2019-09-24 - G11C16/26
- 本发明公开了一种具有均匀译码器的存储器系统及其操作方法，存储器系统包括一存储器阵列，该存储器阵列包括多个存储单元，以及一编码器，该编码器操作性地耦接该存储器阵列，编码被编程至这些存储单元中的一原始数据元件为一均匀数据元件，在该均匀数据元件中，「0」的数量大约等于「1」的数量。
- 一种高速敏感放大器-201510695077.X
- 黄明永 - 上海华虹宏力半导体制造有限公司
- 2015-10-22 - 2019-09-17 - G11C16/26
- 本发明公开了一种高速敏感放大器，包括传统敏感放大器电路，该高速敏感放大器还包括一快速放电电路和比较电路，所述快速放电电路一端连接所述传统敏感放大器电路的位线输出电压，另一端连接参考电压，用于将该位线输出电压快速下降至该参考电压，所述比较电路两输入端分别连接该位线输出电压与该参考电压，其输出端输出该高速敏感放大器的输出,通过本发明，可以提高NOR闪存的读速度。
- 一种NAND FLASH的读操作方法和装置-201910390047.6
- 谢瑞杰;朱长峰;马思博 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司;西安格易安创集成电路有限公司
- 2019-05-10 - 2019-09-10 - G11C16/26
- 本发明实施例提供一种NAND FLASH的读操作方法和装置，方法包括：读取选中字线的下一字线上的第一页数据和选中字线上的第二页数据；对选中字线进行读取电压补偿操作后，读取选中字线上的第三页数据；根据第一页数据、第二页数据以及第三页数据确定从选中字线读取的各数据。本发明实施例能补偿选中字线的下一字线上编程cell对选中字线上对应的cell阈值电压的影响，有效提高了读取数据的准确性。
- 存储器控制器和包括存储器控制器的存储器系统-201410083667.2
- 金武星;郑多芸 - 三星电子株式会社
- 2014-03-07 - 2019-09-10 - G11C16/26
- 本发明提供了存储器控制器和包括存储器控制器的存储器系统以及一种操作方法，该方法是用于一种控制非易失性存储器的存储器设备的。该操作方法包括：响应于外部写入请求，管理指示出非易失性存储器的多条字线中的每一条的高端页编程状态的编程深度位图；以及响应于外部读取请求，基于编程深度位图的与要访问的字线相对应的信息来向非易失性存储器输出多个不同的读取命令之一。
- 一种可编程存储器读出自检电路及方法-201610988372.9
- 李建军;张钦山 - 电子科技大学
- 2016-11-10 - 2019-09-10 - G11C16/26
- 本发明公开了一种可编程存储器的读出自检电路及方法；所述读出自检电路包括：一个二输入异或门，用于检测一位数据经数据传输通路前后的异同；还包括：一个三态反相器，用于控制经数据传输通路传输的数据是否输出到最终的端口，其使能控制端由上述二输入异或门的输出控制；所述读出自检电路，其输入还可扩展为多位数据，各输入先经一个多输入或非门后作为上述二输入异或门的一个输入，以此来检测多位数据经数据传输通路前后的异同。本发明能够对数据传输通路上产生的数据错误进行检测，优化可编程存储器的读出性能。
- 存储器系统和包括所述存储器系统的用户装置-201410734008.0
- 郭东勋;朴起台 - 三星电子株式会社
- 2014-12-04 - 2019-09-06 - G11C16/26
- 提供了一种存储器系统和包括所述存储器系统的用户装置。在一个实施例中，方法包括：接收用于从存储器的存储器区域读取数据的读取请求；确定存储器区域的标识符是否存储在特性表的多个条目中的一个条目中。所述多个条目中的每个条目与不同范围的至少一个存储器区域特性相关联，并且所述多个条目中的每个条目与不同的读取条件信息相关联。所述方法还包括：如果所述确定步骤确定存储器区域的标识符存储在特性表的多个条目中的一个条目中，则获得与存储了存储器区域的标识符的条目相关联的读取条件信息；控制存储器使用获得的读取条件信息从存储器区域读取数据。
- 调整读出电路参考电流的系统和方法、读出电路-201610512994.4
- 魏哨静;张钊锋;梅年松 - 中国科学院上海高等研究院
- 2016-07-01 - 2019-09-06 - G11C16/26
- 本发明提供一种调整读出电路参考电流的系统和方法、读出电路，所述调整读出电路参考电流的系统至少包括：高压检测模块，用于在对目标存储单元进行擦除操作或者写操作时，检测高压产生电路实际产生的高压信号，并在对所述目标存储单元的擦除操作或者写操作结束时，将检测到的高压信号转换为相应的控制信号；锁存模块，用于对所述高压检测模块产生的控制信号进行锁存，并在对所述目标存储单元进行读操作时，释放被锁存的控制信号；参考电流可调模块，用于根据所述锁存模块释放的控制信号，控制产生对应的参考电流。本发明根据高压产生电路产生的实际高压，调整读出电路的参考电流，避免发生注入电子的浮栅晶体管的导通电流大于参考电流的情况。
- 一种分栅式双位存储单元闪存的数据读取方法-201510939651.1
- 高超 - 上海华虹宏力半导体制造有限公司
- 2015-12-15 - 2019-08-23 - G11C16/26
- 本发明提供一种分栅式双位存储单元闪存的数据读取方法，将传统的以参考单元处于“11”状态下的电流为读判断基准的方式，改为以参考单元处于“10”状态下的电流乘以固定比例后作为读判断基准，保证了读取判决裕量，提高了分栅式双位存储单元闪存数据读取的可靠性；并通过求取多个参考单元电流平均值的方式，避免了不同批次产品之间的编程性能差异而造成的良率损失；进一步地，在每次分栅式双位存储单元闪存按块擦除之后、进行新一轮的数据读取之前，均对各个参考单元进行重新编程，将其重新置为“10”状态，从而避免了参考单元“10”状态的电流值受按块擦除后的编程深度影响而发生变化的情况，进一步提高了分栅式双位存储单元闪存数据读取的可靠性。
- 非易失性存储器装置及其读取方法-201910057925.2
- 申东珍;金志秀;边大锡;李知尚;孔骏镇;吴银珠 - 三星电子株式会社
- 2019-01-22 - 2019-08-16 - G11C16/26
- 提供一种非易失性存储器装置及其读取方法。所述非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存，控制逻辑，被配置为比较响应于高优先级读取信号集而执行的多个读取操作的结果，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集是用于读取高优先级页数据，低优先级读取信号是用于读取低优先级页数据。
- 一种减小电压差的电压传递电路及存储芯片、存储器-201821978746.X
- 张登军;李建球;安友伟;余作欢;杨小龙;刘大海;张亦锋;李迪;陈晓君;逯钊琦 - 合肥博雅半导体有限公司
- 2018-11-28 - 2019-08-16 - G11C16/26
- 本实用新型公开了一种减小电压差的电压传递电路及存储芯片、存储器，本实用新型通过2个P型mos管和4个N型mos管连接并以所述4个N型mos管的源极作为控制信号端，通过控制电平的高低实现对各个mos管导通和截止的控制，实现了电路中各个mos管在工作时，最大电压差不超过一定值，从而有效保护mos管，保证电路的可靠性。
- 电流比较读电路-201910357973.3
- 詹泽红 - 上海华力微电子有限公司
- 2019-04-30 - 2019-08-06 - G11C16/26
- 本发明公开了一种用于嵌入式非易失性存储器的电流比较读电路，包括第一MOS和第二MOS的第一连接端和第四连接端连接电源,第一MOS和第二MOS的第二连接端分别连接第三MOS和第四MOS的第二连接端，第三MOS第一连接端连接存储单元，存储单元另一端连接地，第四MOS第一连接端连接恒流源，恒流源另一端连接地，第三MOS和第四MOS的第四连接端连接地，第一MOS和第二MOS的第三连接端作为该电流比较读电路的第一信号连接端,第三MOS和第四MOS的第三连接端作为该电流比较读电路的第二信号连接端。本发明在不增大面积的条件下，能降低eflash IP读出功耗。
- 读写多光模块EEPROM的切换选通装置-201920064589.X
- 廖伟 - 泰瑞创通讯（成都）有限公司
- 2019-01-15 - 2019-08-02 - G11C16/26
- 本实用新型公开了一种读写多光模块EEPROM的切换选通装置，旨在提供一种快捷方便的对光模块的EEPROM进行读取与写入的装置。本实用新型通过下述技术方案予以实现：USB接口连接器U1连接微控制器MCU芯片U2，微控制器MCU芯片U2通过I2C总线连接双路8：1复用器芯片U3，并通过在位信号线连接单路8：1复用器芯片U4，且上述双路8：1复用器芯片U3和单路8：1复用器芯片U4分别连接到8个SFP电气接口插座上。光模块通过SFP电气接口插座接入电路板，PC机内置光模块EEPROM读写软件自动加载多个BIN二进制码和BIN二进制码中SN产品序列号自动增1多只光模块的EEPROM写入和读取。
- 非易失性存储装置、读取数据方法、存储系统及操作方法-201410099431.8
- 金经纶;尹翔镛 - 三星电子株式会社
- 2014-03-17 - 2019-07-26 - G11C16/26
- 提供一种非易失性存储装置、读取数据方法、存储系统及操作方法。在从非易失性存储装置读取数据的方法中，通过将第一读取电压施加到第一字线来执行针对结合到第一字线的存储单元的第一读取操作。执行第一读取重试操作以获得最佳读取电平而不管或不依赖于通过第一读取操作读取的数据是否是可纠错的，并存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。也公开了相关方法和装置。
- 专利分类
