[发明专利]存储器及其形成方法、半导体器件有效
申请号: | 201710552008.2 | 申请日: | 2017-07-07 |
公开(公告)号: | CN107342263B | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种存储器及其形成方法、半导体器件。通过形成具有预定高度差的隔离线和导电层,从而掩膜侧墙由隔离线中暴露出的侧壁扩展形成,自对准地覆盖导电层中位于存储节点接触区上的部分,进而在掩膜侧墙的掩膜作用下刻蚀导电层,能够自对准地形成存储节点接触。本发明提供的形成方法中,在制备存储节点接触时,利用光刻工艺定义隔离线的图形以间接地定义出存储节点接触的形成区域,有利于增加光刻工艺窗口,并使所形成的存储节点接触和存储节点接触区之间具备较小的接触电阻。 | ||
搜索关键词: | 存储节点接触 隔离线 掩膜 半导体器件 存储器 自对准 侧墙 光刻工艺窗口 覆盖导电层 刻蚀导电层 光刻工艺 接触电阻 导电层 高度差 侧壁 制备 暴露 | ||
【主权项】:
1.一种存储器的形成方法,其特征在于,包括:提供一衬底,在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区,所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区;形成多条位线在所述衬底上,在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧,以及在两个相邻的所述位线之间对应有多个所述第二接触区;形成多条隔离线在所述衬底上,所述隔离线对准地遮盖于所述第一接触区的位置,并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域,并覆盖所述位线中位于所述第一接触区上方的部分;形成一导电层在相邻的所述隔离线之间的衬底上,所述隔离线高于所述导电层,并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上,所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分;以及,以所述掩膜侧墙为掩膜刻蚀所述导电层,以去除所述导电层在相邻‑所述掩膜侧墙之间的部分,刻蚀后的所述导电层与所述第二接触区电性连接,用于构成存储节点接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710552008.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造