[发明专利]存储器及其形成方法、半导体器件

说明书

本发明提供了一种存储器及其形成方法、半导体器件。通过形成具有预定高度差的隔离线和导电层，从而掩膜侧墙由隔离线中暴露出的侧壁扩展形成，自对准地覆盖导电层中位于存储节点接触区上的部分，进而在掩膜侧墙的掩膜作用下刻蚀导电层，能够自对准地形成存储节点接触。本发明提供的形成方法中，在制备存储节点接触时，利用光刻工艺定义隔离线的图形以间接地定义出存储节点接触的形成区域，有利于增加光刻工艺窗口，并使所形成的存储节点接触和存储节点接触区之间具备较小的接触电阻。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法，以及一种半导体器件。

背景技术

存储器通常包括存储电容器以及连接到所述存储元件的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极结构。所述栅极结构连接至字线，用于控制所述源区和漏区之间的电流流动。所述源区用于构成位线接触区，用以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。其中，在将所述存储节点接触区连接至所述存储电容器时，通常需在所述存储节点接触区上形成存储节点接触，以通过所述存储节点接触实现存储节点接触区和所述存储电容器之间的电性连接。

目前，在形成存储节点接触时，一般是利用光刻工艺直接定义出存储节点接触的形成区域。即，利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而，在利用上述方法形成存储节点接触时，则必然会面临着以下两个问题：

1、由于需形成的存储节点接触的尺寸较小，从而在光刻工艺中，使定义出的存储节点接触的形成区域较小，进而极易导致光刻胶残留的问题；

2、由于在光刻工艺中存在对准精度的问题，从而不可避免的会产生位置偏移的问题，使所定义出的存储节点接触的形成区域的位置产生偏差。

而以上两个问题，将进一步导致后续所形成的存储节点接触与存储节点接触区之间无法充分接触，从而产生较大的接触电阻，这将对存储器的性能产生不利的影响。尤其是，随着器件尺寸的不断缩减，由于光刻工艺窗口的限制，而导致存储节点接触与存储节点接触区之间无法充分接触的问题将越发严重。

发明内容

本发明的目的在于提供一种存储器的形成方法，以增加光刻工艺的制程窗口，改善所形成的存储器中，其存储节点接触区和存储节点接触之间的接触电阻。

为解决上述技术问题，本发明提供一种存储器的形成方法，包括：

提供一衬底，在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；

形成多条位线在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

形成多条隔离线在所述衬底上，所述隔离线对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；

形成一导电层在相邻的所述隔离线之间的衬底上，所述隔离线高于所述导电层，并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上，所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分；

以所述掩膜侧墙为掩膜刻蚀所述导电层，以去除所述导电层在相邻‐所述掩膜侧墙之间的部分，刻蚀后的所述导电层与所述第二接触区电性连接，用于构成存储节点接触。

可选的，位于同一列中的所述有源区呈对齐排布，所述隔离线沿着列方向延伸。

可选的，在部分去除所述导电层之后，还包括：

形成一间隔绝缘层在所述衬底上的两个相邻列之间，以对所述隔离线之间相邻的所述导电层进行隔离。