[发明专利]一种内存目标刷新参数的确定方法及装置在审
| 申请号： | 201610580623.X | 申请日： | 2016-07-21 |
| 公开（公告）号： | CN106297890A | 公开（公告）日： | 2017-01-04 |
| 发明（设计）人： | 周茂庸;刘胜 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G11C29/02 | 分类号： | G11C29/02;G11C29/50 |
| 代理公司： | 济南信达专利事务所有限公司37100 | 代理人： | 李世喆 |
| 地址： | 250100 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种内存目标刷新参数的确定方法及装置，该方法包括：S1：确定初始刷新参数；S2：利用初始刷新参数对内存进行刷新；S3：判断刷新后的内存是否正常工作，若正常工作，则执行S4，否则，将当前使用的刷新参数确定为目标刷新参数；S4：按照刷新粒度对所述初始刷新参数进行更新，并利用更新后的刷新参数对内存进行刷新，并执行S3。本方案能准确地确定目标内存的刷新参数。 | ||
| 搜索关键词： | 一种 内存 目标 刷新 参数 确定 方法 装置 | ||
【主权项】：
一种内存目标刷新参数的确定方法，其特征在于，预先设置刷新粒度，该方法包括：S1：确定初始刷新参数；S2：利用初始刷新参数对内存进行刷新；S3：判断刷新后的内存是否正常工作，若正常工作，则执行S4；否则，将当前使用的刷新参数确定为目标刷新参数；S4：按照刷新粒度对所述初始刷新参数进行更新，并利用更新后的刷新参数对内存进行刷新，并执行S3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610580623.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 晶体管测试电路及方法、半导体记忆装置以及半导体装置-201510518235.4
- 小川晓 - 力晶积成电子制造股份有限公司
- 2015-08-21 - 2019-11-12 - G11C29/02
- 晶体管测试电路及方法、半导体记忆装置以及半导体装置。本发明提供可对每个芯片高准确度地测定半导体装置中所含的晶体管的击穿电压的晶体管测试电路等。晶体管测试电路，其设置于半导体芯片，测定MOS晶体管的击穿电压，该晶体管测试电路包括：电压施加装置，对所述MOS晶体管的漏极、源极及栅极中的至少其中之一施加预定的测试电压；电流检测电路，当施加所述测试电压时，对从所述MOS晶体管流至负载电路的电流进行检测；电流镜电压输出电路，产生与检测出的所述电流对应的镜像电流并输出；以及比较器电路，将所述镜像电流与预定的基准电流进行比较并输出比较结果信号。
- 利用存储装置借用的嵌入式存储器测试-201780084700.5
- T·J·查克拉博蒂;R·F·埃弗布杰 - 高通股份有限公司
- 2017-12-03 - 2019-09-13 - G11C29/02
- 本文公开了一种集成电路(IC)，其用于利用存储装置借用的嵌入式存储器测试。在示例方面，集成电路包括功能逻辑块、存储器块和测试逻辑部。功能逻辑块包括多个存储单元，并且被配置为在常规操作模式期间将功能数据存储在多个存储单元中。测试逻辑部被配置为在测试模式期间对存储器块执行测试。测试逻辑部还被配置为在测试模式期间，将存储器测试结果数据保留在功能逻辑块的多个存储单元中。
- 存储器测试系统及其测试方法-201510254212.7
- 张昆辉 - 华邦电子股份有限公司
- 2015-05-19 - 2019-08-27 - G11C29/02
- 本发明提供一种存储器测试系统及其测试方法。其中，存储器测试系统包括存储器测试器以及存储器单元。存储器测试器在测试期间产生数据选通信号。存储器单元在测试期间检测数据选通信号的致能而输出具备所储存的测试数据的测试数据信号至存储器测试器。存储器测试器依据测试数据判断存储器单元是否损坏。
- 用于焊盘信号监视的负载隔离-201580058164.2
- M·C·维兰;T·C·布莱恩;Y·黄;M·J·布鲁诺利 - 高通股份有限公司
- 2015-10-06 - 2019-07-09 - G11C29/02
- 一种驱动器电路包括输出驱动器(308)，该输出驱动器包括多条输出驱动器支路。该驱动器电路进一步包括占空比调节器(316)，其被配置成调节提供给输出驱动器的信号的占空比。该驱动器电路进一步包括隔离模块(320)，其被配置成将输出驱动器支路中的至少一条输出驱动器支路与该输出驱动器支路中的剩余输出驱动器支路隔离。该驱动器电路进一步包括占空比监视器，其被配置成在至少一条输出驱动器支路与剩余输出驱动器支路隔离时监视该至少一条输出驱动器支路的输出以及将所监视的输出提供给占空比调节器。
- 占空比校准电路及存储器-201821837184.7
- 刘格言 - 长鑫存储技术有限公司
- 2018-11-08 - 2019-05-14 - G11C29/02
- 本实用新型涉及集成电路技术领域，具体而言，涉及一种占空比校准电路及存储器。该占空比校准电路包括：信号调整电路，用于接收并调整第一时钟信号以生成第二时钟信号；占空比检测电路，连接所述信号调整电路，用于检测所述第二时钟信号的占空比并将检测结果反馈至所述信号调整电路，所述占空比检测电路包括可调电容器；工艺角检测单元，与所述可调电容器连接，用于检测存储器的工艺角参数并根据所述工艺角参数调整所述可调电容器的电容值。该方案可针对不同的工艺角参数选取适当的电容值，从而能够提高占空比检测电路的可靠性和准确性。
- 全频带时钟占空比校准电路和存储器-201821837198.9
- 刘格言 - 长鑫存储技术有限公司
- 2018-11-08 - 2019-05-14 - G11C29/02
- 本实用新型提供一种全频带时钟占空比校准电路和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器全频带工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本实用新型能够在全频带工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。
- 对存储单元阵列执行测试的存储设备及操作其的方法-201810722488.7
- 崔轸湧;金经纶;姜雄大;尹炫喆 - 三星电子株式会社
- 2018-06-29 - 2019-05-07 - G11C29/02
- 一种存储设备，包括连接到第一位线、第一字线和第二字线的存储单元阵列，所述存储单元阵列包括第一存储单元和第二存储单元，所述第一存储单元连接在所述第一字线和第一位线之间，以及第二存储单元连接在第二字线和第一位线之间；第一字线驱动器，被配置为驱动所述第一字线；第二字线驱动器，被配置为驱动所述第二字线；以及测试管理器，被配置为驱动第二字线以改变第一位线的电容，并且在第一位线的电容改变之后，驱动第一字线以测试第一字线。
- 半导体器件和包括半导体器件的半导体系统-201410717739.4
- 朴日光 - 爱思开海力士有限公司
- 2014-12-01 - 2019-05-03 - G11C29/02
- 一种半导体器件，包括：半导体芯片；穿通电极，其被形成为穿通半导体芯片；两个或更多个金属，其被形成在穿通电极的上部中；凸块，其被形成为接触金属的上部，并且将从外部输入的数据信号供应至金属；检测块，其适于通过将金属的电压电平相互进行比较并且产生判定信号来检测凸块是否与金属耦接；以及信号输出块，其适于向外部输出判定信号。
- 使用端口对端口环回来提供动态随机存取存储器(DRAM)系统的存储器训练以及相关方法、系统和装置-201580005381.5
- V·斯里尼瓦斯;M·J·布鲁诺利;D·T·全;D·I·韦斯特 - 高通股份有限公司
- 2015-01-06 - 2019-04-19 - G11C29/02
- 公开了使用端口对端口环回来提供动态随机存取存储器(DRAM)系统的存储器训练以及相关方法、系统和装置。在一个方面，DRAM系统内的第一端口经由环回连接耦合至第二端口。训练信号从片上系统(SoC)发送给第一端口，并且通过该环回连接被传递给第二端口。该训练信号随后被返回给SoC，在此可由SoC的闭环训练引擎检查。可记录对应于硬件参数的训练结果，并且可重复该过程直至在该闭环训练引擎处达成该硬件参数的最优结果。通过使用端口对端口环回配置，可较快速地且以较低的引导存储器使用来训练关于定时、功率的DRAM系统参数以及与DRAM系统相关联的其他参数。
- 存储器分类电路、存储器检测工装及存储器检测系统-201821544916.3
- 张如宏 - 深圳三地一芯电子有限责任公司
- 2018-09-20 - 2019-04-05 - G11C29/02
- 本实用新型公开一种存储器分类电路、存储器检测工装及存储器检测系统，该存储器分类电路包括主控制器、电流阈值设置电路和过电流保护电路，主控制器的信号传输端与上位机连接，主控制器的控制端与电流阈值设置电路的多个受控端连接；电流阈值设置电路的多个输出端与过电流保护电路的电流阈值输入端连接；过电流保护电路的检测端与待测存储器连接，过电流保护电路的输出端与主控制器连接。本实用新型实现了根据存储器的驱动电流大小进行分类，从而解决了存储器通过自恢复保险丝来筛选短路的存储器，而导致存储器中的驱动电流较大无法筛选出来的问题。
- 一种半导体存储器件的校准方法-201810124368.7
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-02-07 - 2019-03-08 - G11C29/02
- 本发明实施例公开了一种半导体存储器件的校准方法，包括如下步骤：提供第一控制码；电阻单元根据第一控制码控制电阻值；获取阻抗端点的第一电压；将第一电压分别与第一参考电压和第二参考电压进行比较，进行一级判断步骤，包括判断第一电压是否在目标一级电压区间的范围内，一级电压区间是第一参考电压和第二参考电压将接地到电源电压之间划分为三份形成的，目标一级电压区间是电阻单元的阻值为目标值时阻抗端点的电压所在的一级电压区间；当第一电压不在目标一级电压区间的范围内，则提供第二控制码以获取阻抗端点的第二电压，使第二电压在目标一级电压区间范围内，第二控制码不同于第一控制码。本发明实施例的校准方法校准比较快。
- 确定是否进行重新训练操作的存储器装置及包含其的系统-201810641833.4
- 郑源主;李将雨;郑秉勋;任政燉 - 三星电子株式会社
- 2018-06-21 - 2019-02-26 - G11C29/02
- 一种存储器装置，包含配置为检查信号传输路径的状态的路径状态检查电路，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作并产生采样数据，该管理电路配置为产生采样数据与模式数据的比较，并且基于比较的结果来管理指示是否要进行存储器装置的重新训练操作的检查结果信息。
- 用于占空比测量、分析和补偿的系统和方法-201810597618.9
- 三轮仁 - 闪迪技术有限公司
- 2018-06-12 - 2019-01-04 - G11C29/02
- 本申请公开用于占空比测量、分析和补偿的系统和方法。占空比测量电路获得对应于沿着传播路径的两个或更多个不同位置处的信号的占空比的差分占空比测量值。差分占空比测量值可以包括输入占空比的测量值和输出占空比的测量值。占空比测量值可以通过使用占空比到电压转换器电路系统来获取。占空比测量值可以用于确定传播路径的占空比恶化的度量，和用于补偿测量的占空比恶化的调节因子。
- 具有嵌入式可编程逻辑的集成电路器件-201410582219.7
- A·拉赫曼;B·弗里伯 - 阿尔特拉公司
- 2014-10-27 - 2019-01-01 - G11C29/02
- 本申请提供了用于增强集成电路的功能性的系统和方法。此类集成电路可以包含初级电路系统和嵌入式可编程逻辑，该嵌入式可编程逻辑是可编程的以调节初级电路系统的功能性。具体来说，该嵌入式可编程逻辑可以被编程以调节初级电路系统的功能性，从而补充和/或支持另一集成电路的功能性。因此，该嵌入式可编程逻辑可以被编程为具有例如数据/地址操纵功能、配置/测试功能、计算功能等功能。
- 存储器设备、存储器系统和存储器设备的操作方法-201810599590.2
- 权慧贞;朴光一;裴升浚;徐恩圣 - 三星电子株式会社
- 2018-06-12 - 2018-12-25 - G11C29/02
- 提供了存储器设备及其操作方法。存储器设备包括：至少一个内部电路，该内部电路包括存储单元阵列和被配置为驱动存储单元阵列的外围电路；监控逻辑，被配置为监控流入至少一个内部电路的电流并且输出监控结果；检测逻辑，被配置为基于监控结果来检测漏电流是否在至少一个内部电路中流动，并且输出检测的关于漏电流的信息；以及诊断逻辑，被配置为基于检测的信息来诊断至少一个内部电路中的错误。
- 存储器分类电路、存储器检测工装及存储器检测系统-201811103932.3
- 张如宏 - 深圳三地一芯电子有限责任公司
- 2018-09-20 - 2018-12-14 - G11C29/02
- 本发明公开一种存储器分类电路、存储器检测工装及存储器检测系统，该存储器分类电路包括主控制器、电流阈值设置电路和过电流保护电路，主控制器的信号传输端与上位机连接，主控制器的控制端与电流阈值设置电路的多个受控端连接；电流阈值设置电路的多个输出端与过电流保护电路的电流阈值输入端连接；过电流保护电路的检测端与待测存储器连接，过电流保护电路的输出端与主控制器连接。本发明实现了根据存储器的驱动电流大小进行分类，从而解决了存储器通过自恢复保险丝来筛选短路的存储器，而导致存储器中的驱动电流较大无法筛选出来的问题。
- 裸芯上信号校准-201711422610.0
- R.A.马德普尔;A.考尔 - 桑迪士克科技有限责任公司
- 2017-12-25 - 2018-10-09 - G11C29/02
- 公开了用于裸芯上信号校准的设备、系统、方法以及计算机程序产品。集成电路装置上的校准电路从集成电路装置的有效数据路径接收数据，并且检测所接收的数据从校准数据图形上的变化。响应于检测所接收的数据上的第一变化，集成电路装置上的调整电路减少集成电路装置的有效数据路径的延迟。响应于检测所接收的数据上的第二变化，集成电路装置上的调整电路增加集成电路装置的有效数据路径的延迟。
- 感测放大器随机噪声应力-201780008868.8
- 郑春明;F·阿梅德;允思相;金基中 - 高通股份有限公司
- 2017-01-09 - 2018-09-28 - G11C29/02
- 一种存储器包括：存储单元；一条位线，耦合至存储单元；感测放大器，耦合至该条位线；定时电路，被配置为在读取操作期间使能感测放大器；控制电路，被配置为独立于定时电路使能感测放大器；以及上拉电路，被配置为在感测放大器被控制电路使能的同时上拉该条位线。该方法包括通过定时电路在读取操作中使能感测放大器。感测放大器耦合至至少一条位线，并且至少一条位线耦合至存储单元。该方法还包括：在第二操作中独立于定时电路使能感测放大器；以及在第二操作中使能感测放大器的同时，通过上拉电路上拉至少一条位线。
- 数据接收芯片-201510843471.3
- 孙宏全 - 上海兆芯集成电路有限公司
- 2015-11-26 - 2018-09-14 - G11C29/02
- 一种数据接收芯片，耦接外部存储器。外部存储器具有第一输入输出管脚，用以输出第一数据。数据接收芯片包括比较模块、电压产生模块、逻辑单元、检测模块以及开关模块。比较模块耦接第一输入输出管脚，用以接收第一数据，并将第一数据与第一参考电压作比较，用以识别第一数据的值。电压产生模块用以产生第一参考电压。逻辑单元与比较模块和电压产生模块相耦接，并输出至少一切换信号。检测模块检测逻辑单元，用以产生检测信号。开关模块根据切换信号，将检测信号传送至测试管脚。
- 控制功能模式和测试模式之间的转换-201680079099.6
- 约翰·L·麦克廉姆斯 - 惠普发展公司有限责任合伙企业
- 2016-03-16 - 2018-09-04 - G11C29/02
- 在一些示例中，控制逻辑芯片的功能模式和测试模式之间的转换的方法包括响应于逻辑芯片处于功能模式中的指示，启用禁用电路的时钟输入端。响应于启用禁用电路的时钟输入端，阻止从逻辑芯片的功能模式到逻辑芯片的测试模式的转换。响应于逻辑芯片处于测试模式中的指示，禁用禁用电路的时钟输入端。响应于检测到逻辑芯片的使存储元件中的信息不可访问的条件，启用逻辑芯片从功能模式到测试模式的转换。
- 半导体装置的输入/输出电路和方法及具有其的系统-201510706070.3
- 金光现 - 海力士半导体有限公司
- 2011-02-25 - 2018-08-14 - G11C29/02
- 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
- 基准电流产生电路以及基准电流产生方法-201711389548.X
- 马亮;张登军;李迪;刘大海;闫江;张亦锋;杨小龙 - 珠海博雅科技有限公司
- 2017-12-21 - 2018-06-22 - G11C29/02
- 本发明公开了一种基准电流产生电路以及基准电流产生方法，其中，基准电流产生电路包括：电流产生单元，用于根据计数值产生基准电流；校正单元，用于存储预设值，并根据预设值提供读出电流；电流比较单元，用于比较基准电流和读出电流以得到读取值；以及控制单元，用于根据预设值和读取值提供计数值，其中，基准电流产生电路具有校准模式和正常工作模式，在校准模式下，控制单元根据读取值和预设值产生并调节计数值，在正常工作模式下，电流产生单元根据调节后的计数值产生基准电流。可实现对基准电流的自动校正。
- 用于数据贮存装置的字线瑕疵检测和处理-201480019289.X
- S.郑;I.阿尔罗德;E.沙伦;D.李 - 桑迪士克科技有限责任公司
- 2014-06-20 - 2018-03-16 - G11C29/02
- 一种数据贮存装置包括非易失性存储器和控制器。所述非易失性存储器包括耦接到多个贮存元件的字线。一种方法包括检测与在所述字线中的瑕疵相关联的条件。基于所述瑕疵的估计的位置确定所述多个贮存元件的第一子集和所述多个贮存元件的第二子集。所述方法还包括确定用于所述第一子集的第一读取阈值以及用于所述第二子集的第二读取阈值。
- 字线漏电点的定位方法-201510003935.X
- 谢渊;李桂花;仝金雨;李品欢;肖科 - 武汉新芯集成电路制造有限公司
- 2015-01-05 - 2018-03-06 - G11C29/02
- 本发明涉及半导体制造技术领域，尤其涉及一种字线漏电点的定位方法，通过聚焦离子束对样品中字线进行间隔的接地，之后多次截断具有漏电点区域的字线直至明暗电压对比发生变化，则明暗电压对比发生变化时所对应的最后一个截断的区域即为漏电点所在；该技术方案可以将漏电点处的范围控制在2um之内，同时在使用聚焦离子束机台对样品进行制备时，因样品尺寸较小可以增加样品的放大倍率，能够较好的观察到样品的异常信息。
- 单片多通道可自适应STT‑MRAM-201380041999.8
- S·H·康;X·朱 - 高通股份有限公司
- 2013-08-07 - 2018-01-26 - G11C29/02
- 单片多通道电阻式存储器包括至少一个第一组，该至少一个第一组与第一通道相关联并且根据第一设备属性和/或第一电路属性来调谐。该存储器还包括至少一个第二组，该至少一个第二组与第二通道相关联并且根据第二设备属性和/或第二电路属性来调谐。
- SRAM芯片地址引脚线短路检测方法-201710676150.8
- 李璘;孙金泉;蔡登胜 - 广西柳工机械股份有限公司
- 2017-08-09 - 2018-01-12 - G11C29/02
- 本发明涉及SRAM芯片故障检测，为解决现有技术中不能对SRAM芯片地址引脚线短路故障进行快速精确检测定位的问题；提供一种SRAM芯片地址引脚线短路检测方法，包括以下步骤，根据芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；获得SRAM芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短路故障。本发明可以检测地址线引脚线是否短路，检测速度较快且精确，提高了SRAM的检测效率。
- SOC芯片eFuse失效的处理方法及装置-201510242182.8
- 廖裕民;林良飞 - 福州瑞芯微电子股份有限公司
- 2015-05-13 - 2017-12-26 - G11C29/02
- 本发明提供一种SOC芯片eFuse失效的处理方法及装置，方法包括将SOC芯片的操作系统分为安全操作系统和非安全操作系统；每次开机之前对efuse电路进行遍历读操作,并将读数据送往比较判断单元将读数据和期望值进行比较,以判断efuse电路是否正常；如果efuse电路正常，相关模块将映射地址指向安全系统BOOT_ROM，将CPU访问的操作系统指向安全操作系统，且允许CPU访问运行安全软件；如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，将CPU访问的操作系统指向非安全操作系统；且不允许CPU访问运行安全软件。如此，efuse损坏后仍能继续使用，节约成本。
- 电熔丝装置及其测试方法和使用方法-201610210760.4
- 徐丽;唐华;郭萌萌;荀本鹏;朱晓明 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-04-06 - 2017-10-20 - G11C29/02
- 本发明提供一种电熔丝装置及其测试方法和使用方法，其中，所述测试方法包括提供电熔丝装置；使存储电路导通，并使所述第一电流控制电路输出第一电流，所述第一电流输入所述第一熔丝输入端；使参考电路导通，并使所述参考电阻输入第二电流和第三电流，所述第二电流和第三电流之和大于第一电流；使所述第二电阻连接端的电压等于所述第二熔丝连接端的电压；通过比较电路对所述第二熔丝连接端和第二电阻连接端的电压进行比较，并输出测试结果。所述测试方法容易使参考电阻的等效电阻值大于熔丝的电阻值，进而能够使测试的结果表示所述电熔丝单元处于未编程状态。因此能够剔除烧写不正常的电熔丝装置，避免引起更大的损失。
- 后台存储器系统接口的动态优化-201610951896.0
- C.S.J.钟;S.S.程;E.埃雷兹 - 桑迪士克科技有限责任公司
- 2011-07-12 - 2017-08-25 - G11C29/02
- 给出了用于存储器系统的内部控制器与存储器电路接口的结构及相应的操作技术。控制器电路和存储器电路之间的接口包括反馈处理，监视由于控制器‑存储器传输而出现的错误量并且可以据此修改传输特性。还给出了用于动态地优化非易失性存储器系统的控制器‑存储器接口的性能的技术。存储器系统通常设计为具有对于然后可以通过ECC校正的错误的某个错误容限量。在许多情形下，系统的ECC能力超过了校正数据存储错误所需的能力，存储器系统将此错误校正能力的非零部分内部地分配给后台接口。这允许该接口以更高速度或更低功率而操作。该系统还可以校准后台接口以确定从各个操作条件得到的错误量，允许根据分配给传输处理的错误量来设置后台接口的操作参数。
- 存储器I/O接口的非接触应力测试设备、方法和系统-201380028175.7
- S.M.梅农;R.R.勒德 - 英特尔公司
- 2013-05-30 - 2017-08-25 - G11C29/02
- 实施例一般针对存储器输入/输出（I/O）接口的非接触应力测试。存储器装置的实施例包括与动态随机存取存储器（DRAM）耦合的系统元件，该系统元件包括用于与DRAM连接的存储器接口，该接口包括驱动器和接收器；用于控制DRAM的存储器控制器；和用于测试I/O接口的定时应力测试逻辑。
- 专利分类
