[发明专利]重复利用半导体芯片的方法有效
申请号: | 201510215996.2 | 申请日: | 2015-04-29 |
公开(公告)号: | CN106206407B | 公开(公告)日: | 2019-08-27 |
发明(设计)人: | 任鹏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 应战;吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种重复利用半导体芯片的方法,包括:提供半导体芯片;形成覆盖半导体芯片表面的堆叠结构,堆叠结构包括底部导电层和覆盖底部导电层表面的中间导电层;形成覆盖堆叠结构的顶部导电层,其中,底部导电层和顶部导电层的材料相同,中间导电层的材料不同于底部导电层和顶部导电层的材料;形成位于顶部导电层表面的多个导电柱,其中,部分区域形成的导电柱成功,部分区域形成的导电柱失败;形成覆盖导电柱失败区域的掩膜层,且掩膜层暴露出导电柱成功区域的导电柱;以掩膜层为掩膜,去除导电柱成功区域的导电柱;去除导电柱成功区域的导电柱后,去除掩膜层,顶部导电层和所述堆叠结构中的中间导电层。可对导电柱形成失败的半导体芯片予以重复利用。 | ||
搜索关键词: | 重复 利用 半导体 芯片 方法 | ||
【主权项】:
1.一种重复利用半导体芯片的方法,包括:提供半导体芯片;形成覆盖所述半导体芯片表面的堆叠结构,所述堆叠结构包括底部导电层和覆盖所述底部导电层表面的中间导电层;形成覆盖所述堆叠结构的顶部导电层,其中,所述底部导电层和顶部导电层的材料相同,所述中间导电层的材料不同于底部导电层和顶部导电层的材料;形成位于所述顶部导电层表面的多个导电柱,其中,部分区域形成的导电柱成功,部分区域形成的导电柱失败;形成覆盖导电柱失败区域的掩膜层,且所述掩膜层暴露出导电柱成功区域的导电柱;以所述掩膜层为掩膜,去除所述导电柱成功区域的导电柱;去除所述导电柱成功区域的导电柱后,去除所述掩膜层,顶部导电层和所述堆叠结构中的中间导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510215996.2/,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板及其制作方法、显示面板
- 下一篇:半导体元件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造