[发明专利]碳化硅半导体装置

摘要

碳化硅半导体装置，具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上，并且，与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型，配置在比上述基体区域靠下方，将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部，并被设置为上述电流分散层以上的深度。

主权项

1.一种碳化硅半导体装置，其特征在于，具备反型的MOSFET，该反型的MOSFET具有：衬底(1)，由碳化硅构成，为第1导电型或第2导电型；漂移层(2)，形成在上述衬底之上，由与上述衬底相比被设为低杂质浓度的第1导电型的碳化硅构成；电流分散层(3)，形成在上述漂移层之上，并且，由与该漂移层相比第1导电型杂质浓度较高的碳化硅构成；基体区域(4)，形成在上述电流分散层之上，由第2导电型的碳化硅构成；源区(5)，形成在上述基体区域的上层部，由与上述漂移层相比为高浓度的第1导电型的碳化硅构成；沟槽(7)，从上述源区的表面形成到比上述基体区域更深的位置，将一个方向作为长度方向而呈条状排列有多条；栅绝缘膜(8)，形成在上述沟槽的内壁面；栅电极(9)，在上述沟槽内形成在上述栅绝缘膜之上；源电极(12)，与上述源区以及上述基体区域电连接；漏电极(14)，形成在上述衬底的背面侧；以及第2导电型的底层(10)，配置在比上述基体区域靠下方且从上述基体区域的底面离开，将包括上述沟槽的底部的角部在内的该沟槽的底部覆盖，并被设置为上述电流分散层以上的深度，所述反型的MOSFET中，通过控制向上述栅电极的施加电压而在位于上述沟槽的侧面的上述基体区域的表面部形成反型的沟道区域，经由上述源区和上述电流分散层以及上述漂移层，在上述源电极以及上述漏电极之间流过电流，上述电流分散层的杂质浓度被设定为这样的浓度，在该浓度下，与由于碳化硅的内部电位而在该电流分散层内延伸的耗尽层的距离的2倍相比，上述基体区域与上述底层之间的距离更大，设真空的介电常数为ε0，设元电荷为q，设碳化硅的相对介电常数为Ks，设碳化硅的内部电位为Ψd，由于上述碳化硅的内部电位而在该电流分散层内延伸的耗尽层的距离为，【数学式1】。