[发明专利]数据存储方法、装置和非易失性存储器有效
| 申请号： | 201480003810.0 | 申请日： | 2014-06-26 |
| 公开（公告）号： | CN105408961B | 公开（公告）日： | 2018-10-19 |
| 发明（设计）人： | 沙行勉;石亮;朱冠宇;王元钢;诸葛晴凤 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G11C11/56 | 分类号： | G11C11/56 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马爽 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种数据存储方法、装置和非易失性存储器，NVM控制器将待写入数据块和写回数据块分块，通过将每个待写入数据块的子数据块与每个写回数据块的子数据块进行比较，以获得待写入数据块的每个子数据块的写入能耗，并根据待写入数据块的每个子数据块的写入能耗确定待写入数据块的最小写入能耗对应的写入关系，根据最小写入能耗对应的写入关系将待写入数据块的子数据块写入NVM。所述方法通过比较选取写入能耗最小的对应关系，将待写入数据块的子数据块写入NVM，从而能够使NVM的写入能耗降低到最低。 | ||
| 搜索关键词： | 数据 存储 方法 装置 非易失性存储器 | ||
【主权项】：
1.一种数据存储方法，所述方法应用于非易失性存储器NVM中，其特征在于，所述方法包括：接收写请求，所述写请求中包含有待写入数据块以及地址；分别将所述待写入数据块以及缓存中与所述地址对应的写回数据块平均划分为N个子数据块，其中，N为不小于2的正整数；将所述每个待写入数据块的子数据块与所述每个写回数据块的子数据块进行比较，以获得所述待写入数据块的每个子数据块的写入能耗；根据所述待写入数据块的每个子数据块的写入能耗确定所述待写入数据块的最小写入能耗对应的写入关系，其中，所述写入关系包括所述待写入数据块的子数据块与所述写回数据块的子数据块的对应关系；根据所述地址以及所述写入关系将所述待写入数据块的子数据块写入所述NVM。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480003810.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 磁存储器、半导体装置、电子设备和读取磁存储器的方法-201780087367.3
- 肥后丰;细见政功;大森广之;別所和宏;内田裕行;佐藤阳;长谷直基 - 索尼半导体解决方案公司
- 2017-12-01 - 2019-10-22 - G11C11/56
- 提供一种存储多级信息的、能够在充分地确保读裕度的同时进行读取的磁存储器。提供一种磁存储器，其包括：第一磁存储元件和第二磁存储元件，其设置在彼此交叉的第一配线和第二配线之间，并且串联地电连接；第三配线，其在所述第一磁存储元件和所述第二磁存储元件之间电连接；第一确定单元，其基于通过所述第三配线流向所述第一磁存储元件的电流来确定所述第一磁存储元件的磁化状态；和第二确定单元，其基于通过所述第一配线流向所述第一磁存储元件和所述第二磁存储元件的电流来确定所述第二磁存储元件的磁化状态，其中基于所述第一确定单元的确定结果来改变所述第二确定单元的确定状态。
- 半导体存储装置-201910110309.9
- 二山拓也;白川政信;阿部健一 - 东芝存储器株式会社
- 2014-09-05 - 2019-08-02 - G11C11/56
- 本发明提供一种能够提高动作性能的半导体存储装置。实施方式的半导体存储装置包括：第一至第四存储单元，积层在半导体基板的上方；第一至第四字线，分别连接于第一至第四存储单元的栅极；以及行解码器112，向第一至第四字线施加电压。行解码器112在向第一存储单元进行写入动作时，向第一字线施加第一编程电压，在向第二存储单元进行写入动作时，向第二字线施加所述第一编程电压，在向第三存储单元进行写入动作时，向第三字线施加第二编程电压，在向第四存储单元进行写入动作时，向第四字线施加所述第二编程电压。第二编程电压比第一编程电压高。
- 针对非易失性存储装置的非对称状态检测-201480069387.4
- 罗汉·帕特尔;保-灵·葛;尤金·塔姆 - 桑迪士克科技有限责任公司
- 2014-12-05 - 2019-08-02 - G11C11/56
- 本文中公开了用于确定是否存在由于对非易失性存储元件进行编程而发生的缺陷的技术。示例缺陷包括：断开的字线、控制栅与衬底的短路、字线与字线的短路、双重写入等。可以将存储器单元编程，使得存在存储器单元在不同数据状态中的基本上均匀的分布。在进行编程之后，以一个或更多个参考电平对存储器单元进行感测。基于该感测，策略性地形成存储器单元的两个子组，以使得能够以简单且高效的方式对缺陷进行检测。子组可以具有对数据状态的一定程度的分隔，以避免漏掉缺陷。将一个子组中的存储器单元的数目与另一子组中的存储器单元的数目进行比较。如果在两个子组之间存在显著的不平衡，则检测到缺陷。
- 非易失性半导体存储装置-201910159871.0
- 白川政信;二山拓也;阿部健一;中村宽;米浜敬祐;佐藤敦祥;篠原广;马场康幸;南稔郁 - 东芝存储器株式会社
- 2014-09-05 - 2019-07-23 - G11C11/56
- 本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。
- 操作存储器的方法-201811542095.4
- 维普·帕特尔 - 美光科技公司
- 2018-12-17 - 2019-07-12 - G11C11/56
- 本申请案涉及操作存储器的方法。操作存储器的方法包含：使用具有特定电压电平的读取电压读取特定存储器单元群组；确定所述特定存储器单元群组的存储器单元子集的具有特定数据状态的存储器单元的数目；及如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平且使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组。
- 感测放大装置-201822186683.0
- 吴瑞仁 - 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
- 2018-12-25 - 2019-07-12 - G11C11/56
- 一种感测放大装置包含第一输入端、第二输入端、参考单元、开关单元及感测放大器。第一输入端耦接于第一记忆体单元。第二输入端耦接于第二记忆体单元。参考单元用以提供参考信号。开关单元选择性地耦接于第一输入端、第二输入端及参考单元。感测放大器包含两端点，通过开关单元的切换以使感测放大器的两端点分别耦接于第一输入端及第二输入端，以工作于双记忆体单元模式，或通过开关单元的切换以使感测放大器的两端点其中一者耦接于第一输入端或第二输入端，并使感测放大器的两端点其中另一者耦接于参考单元，以工作于单记忆体单元模式。
- 数据写入的方法及装置-201480037216.3
- 王元钢;徐君;朱冠宇 - 华为技术有限公司
- 2014-07-14 - 2019-05-28 - G11C11/56
- 本发明公开了一种数据写入的方法及装置，涉及数据存储领域，用于解决写时延的降低效果不稳定的问题。所述方法包括：根据预设抽样算法对待写入数据进行抽样，得到目标标签，所述目标标签用于表示所述待写入数据中数据位的数值分布情况；从预设组标签集合中查找与所述目标标签相似度最高的目标组标签，所述预设组标签集合由至少一个组标签组成，每个组标签对应具有相似数据特征的至少两个空闲数据页；从所述目标组标签对应的至少一个空闲数据页中选择目标空闲数据页；将所述待写入数据中与所述目标空闲数据页存在差异的数据位，写入所述目标空闲数据页中的对应位置。本发明主要应用于数据读写操作过程中。
- 一种高噪声容限高速亚阈值存储单元-201410095162.8
- 黑勇;蔡江铮;陈黎明 - 中国科学院微电子研究所
- 2014-03-14 - 2019-05-21 - G11C11/56
- 本发明提供了一种高噪声容限高速亚阈值存储单元，包括：第一反相器、第二反相器、第一反馈管、第二反馈管、第一读写控制部分以及第二读写控制部分；所述第一、第二反相器中分别包括第一、第二堆叠管，所述堆叠管的漏端和源端分别作为反相器的输出端和虚拟输出端；所述第一、第二读写控制部分连接外电路控制信号，分别包括第一、第二写控制管和第一、第二读写控制管。本发明所提供的高噪声容限高速亚阈值存储单元通过虚拟节点的引入，有效隔离了读数据时的外部干扰，提高了读数据的噪声容限，是目前已知的在300mv供电电压下，保持噪声容限最大的。
- 使用附加带电区域来改善电荷俘获存储器结构中的存储-201580004662.9
- A·黎萨尔;A·P·迈尔;Y·舒尔;E·格吉;B·鲍姆 - 苹果公司
- 2015-01-08 - 2019-05-17 - G11C11/56
- 本发明公开了一种设备，该设备包括存储器和读/写(R/W)单元。该存储器包括耦接到公共电荷俘获层的多个栅极。该R/W单元被配置为通过生成并读取公共电荷俘获层中的一组带电区域来对存储器进行编程和读取，其中该一组中的至少给定区域并非唯一地与栅极中的任何单个栅极相关联。
- 存储器操作方法及相关的存储器装置-201510242018.7
- 吴昭谊 - 旺宏电子股份有限公司
- 2015-05-13 - 2019-04-23 - G11C11/56
- 本发明公开了一种存储器操作方法及相关的存储器装置，该存储器操作方法包括以下步骤：对存储单元施加第一读取电压；当第一读取电压无法读取存储单元的数据时，对存储单元施加第二读取电压。该存储器装置包括：一存储器阵列，包括至少一存储单元以储存数据；以及一控制器，耦接至该存储器阵列，该控制器对该至少一存储单元施加一第一读取电压，并在该第一读取电压无法读取该至少一存储单元的该数据时，对该至少一存储单元施加一第二读取电压。
- 非易失性半导体存储装置-201410453781.X
- 白川政信;二山拓也;阿部健一;中村宽;米浜敬祐;佐藤敦祥;篠原广;马场康幸;南稔郁 - 东芝存储器株式会社
- 2014-09-05 - 2019-04-02 - G11C11/56
- 本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。
- 用于电开关的设备和方法-201680087842.2
- 金知桓;崔信允 - 麻省理工学院
- 2016-12-22 - 2019-03-15 - G11C11/56
- 电开关技术采用结晶材料中在其他方面不期望的线缺陷以形成导电丝线。开关单元包括设置在有源电极与另一电极之间的结晶层。结晶层具有从结晶层的一个表面延伸至另一表面的至少一个通道(例如线缺陷)。在两个电极上施加电压时，有源电极提供可以沿着线缺陷从有源电极迁移至另一电极的金属离子，从而形成导电丝线。开关单元可以精确地将导电丝线定位在线缺陷内并提高装置与装置的开关均匀性。
- 相变化存储器的写入方法及读取方法-201510064698.8
- 吴昭谊;李明修 - 旺宏电子股份有限公司
- 2015-02-09 - 2019-02-15 - G11C11/56
- 本发明公开了一种相变化存储器的写入方法及读取方法。相变化存储器具有多个存储单元。写入方法包括以下步骤。施加至少一加压脉冲以老化此些存储单元的至少其中之一。施加一起始脉冲至相变化存储器的所有的存储单元，以提高各个存储单元的阻抗。施加一侦测脉冲至相变化存储器的所有的存储单元以降低各个存储单元的阻抗，并侦测各个存储单元的阻抗变化速度，其中已老化的部份存储单元的阻抗变化速度大于未老化的部份存储单元的阻抗变化速度。施加一设定脉冲于已老化的部份存储单元。施加一复位脉冲于未老化的部份存储单元。
- 具有分层位线结构的阻变存储装置-201410575320.X
- 庆箕明 - 爱思开海力士有限公司
- 2014-10-24 - 2019-02-12 - G11C11/56
- 一种阻变存储装置包括：多个位线、多个局部位线以及多个全局位线。多个位线与多个存储单元电耦接。多个局部位线在行方向上延伸，并且与多个位线中的一个或更多个电耦接。多个全局位线在列方向上延伸，并且与多个局部位线中的一个或更多个电耦接。
- 数据输出电路及其驱动方法-201310597099.3
- 李东郁 - 爱思开海力士有限公司
- 2013-11-22 - 2019-02-01 - G11C11/56
- 本发明公开一种数据输出电路，其包括：数据驱动单元，其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线；以及充电/放电单元，其适合于储存该数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。
- 在多轮回编程中用于抑制读取噪声的双重验证方法-201480057047.X
- 迪潘舒·杜塔;大和田宪;佐野源毅;东谷政昭 - 桑迪士克科技有限责任公司
- 2014-09-22 - 2019-01-08 - G11C11/56
- 在编程轮回期间识别已读取噪声的存储器单元，并且与无噪声单元相比，针对有噪声存储器单元的编程量增加。通过在反复地读取单元时单元的阈值电压的降低来指示所读取的噪声。在一种方法中，在该编程轮回期间，当单元通过第一验证测试并且经受一个或更多个附加验证测试时，该单元进入暂时锁定状态。对基于一个或更多个附加验证测试将该单元标识为有噪声单元或无噪声单元的数据进行存储。或者，在该编程轮回结束时，单元经受一个或更多个附加验证测试。在后续编程轮回中，使用更严格的验证条件对有噪声单元进行编程。或者，将有噪声单元保持于擦除状态。
- 一种基于磁场触发的超晶格相变单元的逻辑门电路-201610165799.9
- 程晓敏;陆彬;冯金龙;缪向水 - 华中科技大学
- 2016-03-23 - 2018-11-30 - G11C11/56
- 本发明公开了一种基于磁场触发的超晶格相变单元的逻辑门电路，包括磁场发生模块，超晶格相变模块、分压电阻以及可控开关元件；通过给超晶格相变模块施加脉冲磁场与电压脉冲来控制其阻态切换；分压电阻与超晶格相变模块连接，其连接点作为逻辑门电路的输出端；可控开关元件设于超晶格相变模块与分压电阻之间的连接线上；通过闭合可控开关元件，在超晶格相变模块施加高电压或低电压脉冲信号实现逻辑写入；通过断开可控开关元件，在逻辑门电路的输出端读取逻辑运算结果；可实现与、或、非、或非、与非、同或、异或、蕴涵、逆蕴涵、多端与、多端与非、多端或、多端或非的逻辑功能；电路结构简单，实现的逻辑功能多样，电路结构简单、功耗低、具有非易失性。
- 具有多个电阻状态的相变存储器结构及其编程和感测方法-201510333524.7
- 刘峻;迈克·瓦奥莱特 - 美光科技公司
- 2008-04-11 - 2018-11-23 - G11C11/56
- 本发明涉及具有多个电阻状态的相变存储器结构及其编程和感测方法。本发明提供一种具有多个电阻状态的相变存储器结构及其形成、编程和感测方法。所述存储器结构包含提供于电极之间的两个或两个以上相变元件。每一相变元件具有随着编程电压而变的相应电阻曲线，所述电阻曲线相对于其它相变元件的所述电阻曲线而移位。在使用两个相变元件的一个实例结构中，所述存储器结构能够在四个电阻状态之间切换。
- 用于电流节省和快速编程的适应性选择性位线预充电-201580042027.X
- M.L.穆伊;Y.L.科赫;Y.李;C.许 - 桑迪士克科技有限责任公司
- 2015-07-27 - 2018-10-23 - G11C11/56
- 提供用于在存储器装置中高效地执行编程操作的技术。具体来说，通过避免在某些时间某些存储器单元的位线的预充电而在感测电路中减少功耗。一个方法使用编程操作的不同阶段的知识以减小不必要的位线预充电的数。例如，在编程操作的较低编程循环数期间，对于较低数据状态而不是对于较高数据状态发生位线预充电。类似地，在较高编程循环数期间，对于较高数据状态而不是对于较低数据状态发生位线预充电。在另一方法中，可能或者可能不包括编程操作的不同阶段的知识，在验证部分中最初设置之后位线预充电的设置更新至少一次。
- 数据存储方法、装置和非易失性存储器-201480003810.0
- 沙行勉;石亮;朱冠宇;王元钢;诸葛晴凤 - 华为技术有限公司
- 2014-06-26 - 2018-10-19 - G11C11/56
- 本发明实施例提供一种数据存储方法、装置和非易失性存储器，NVM控制器将待写入数据块和写回数据块分块，通过将每个待写入数据块的子数据块与每个写回数据块的子数据块进行比较，以获得待写入数据块的每个子数据块的写入能耗，并根据待写入数据块的每个子数据块的写入能耗确定待写入数据块的最小写入能耗对应的写入关系，根据最小写入能耗对应的写入关系将待写入数据块的子数据块写入NVM。所述方法通过比较选取写入能耗最小的对应关系，将待写入数据块的子数据块写入NVM，从而能够使NVM的写入能耗降低到最低。
- 电阻式随机存取存储器装置以及其形成方法-201410495747.9
- 柳德铉 - 华邦电子股份有限公司
- 2014-09-24 - 2018-10-16 - G11C11/56
- 一种电阻式随机存取存储器RRAM装置以及其形成方法，该装置包括多个位格、多条字线、多条位线、以及多条源极线。每个位格包括一晶体管以及电阻性元件，其中，对每个位格来说，所述晶体管包括一栅极、一源极和一漏极，以及所述电阻性元件耦接至所述晶体管的所述漏极。每条字线设置为互相平行，且耦接至所述晶体管的各自栅极。每条位线设置为互相平行且与所述多条字线相交，且通过所述电阻性元件耦接至所述晶体管的各自漏极。所述多条源极线设置为相互平行且与所述多条位线互相平行。本发明的重设动作中只有连接到重设位格的相邻位格的位线需要被预充电，因此，位线充电时间以及电流会被减低，重设时间会降低，且电力效率也会增加。
- 电阻式存储器及其控制方法与存储单元-201410326914.7
- 林孟弘;吴健民;吴伯伦;黄科颖 - 华邦电子股份有限公司
- 2014-07-10 - 2018-09-07 - G11C11/56
- 本发明提供一种电阻式存储器及其控制方法与存储单元，该电阻式存储器包括一第一解码单元、一第二解码单元、一控制检测单元以及多个存储单元。第一解码单元通过至少一字线，传送至少一字信号。第二解码单元通过至少一位线，传送至少一位信号。控制检测单元通过至少一源极线，传送至少一源极信号。每一存储单元包括一晶体管以及一可变电阻。可变电阻耦接于晶体管的一第一端与位线之间。晶体管的一第二端耦接源极线。在一设定期间，源极信号为一固定电平，位信号不为固定电平。在一重置期间以及一读取期间，源极信号不为固定电平，位信号为固定电平。本发明在重置及读取期间保持位线的电平，不需切换位线的电平，因而减少了切换时间。
- 阻变存储器件和装置及其制造方法、操作方法以及系统-201310575332.8
- 吴东嬿;任韵夏;金美那 - 爱思开海力士有限公司
- 2013-11-15 - 2018-08-07 - G11C11/56
- 提供了阻变存储器件和装置及其制造方法、操作方法以及包括阻变存储器件和装置的系统。阻变存储器件可以包括数据储存单元和与数据储存单元连接的第一互连。第一访问器件可以与数据储存单元串联连接，第二访问器件可以与第一访问器件串联连接。第二互联可以与第二访问器件连接。第三互连可以与第一访问器件连接以驱动第一访问器件，第四互连可以与第二访问器件连接以驱动第二访问器件。
- 电阻式存储装置、电阻式存储装置的操作方法-201410041741.4
- 侯拓宏;徐崇威;周群策 - 华邦电子股份有限公司
- 2014-01-28 - 2018-07-10 - G11C11/56
- 本发明提供了一种电阻式存储装置、电阻式存储装置的操作方法，该电阻式存储装置包括：一具有多个垂直结构的3D存储单元阵列，3D存储单元阵列的存储单元位于上述垂直结构的侧壁，上述存储单元的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。此外，本发明的第一部分存储单元在温度为90℃～100℃的可靠度可大于1015，可作为一工作存储装置，且第二部分存储单元有较佳的持久度，使其持久度足够好可作为一储存存储装置。
- 电阻型随机存取存储器的均衡及感测-201310566574.0
- H·纳扎里安;桑·阮 - 科洛斯巴股份有限公司
- 2013-11-14 - 2018-06-19 - G11C11/56
- 本发明具体涉及电阻型随机存取存储器的均衡及感测，提供了一种可以结合存储器操作来减轻潜通路电流的两端存储器架构。通过举例，可以应用电压模拟机制来将所述存储器架构的未被选定的位线动态地驱动至由选定的位线所观测得到的电压。根据这些方面，还可以将所述被选定的位线所观测到的变化施加给所述未被选定的位线。这样可以有助于减少或避免在所述被选定位线与所述未被选定的位线之间的电压差，从而减少或避免在所述存储器架构的各个位线之间的潜通路电流。此外，根据本发明的其他方面，提供基于输入/输出的配置来促进潜通路电流的减少。 1
- 用于闪存存储器的动力驱动优化-201680061276.8
- V.蒂瓦里;N.杜 - 硅存储技术公司
- 2016-09-13 - 2018-06-08 - G11C11/56
- 本发明公开了一种存储器设备以及操作方法，所述存储器设备包括非易失性存储器单元阵列和控制器。所述控制器被配置为使用具有第一能量裕度的操作电压对第一多个所述非易失性存储器单元执行操作(例如，擦除、编程等)，并且使用具有大于所述第一能量裕度的第二能量裕度的操作电压对第二多个所述非易失性存储器单元执行所述相同操作。不同能量裕度的所述操作基于被存储数据的所需存储寿命(用于使数据被存储较短时间段的较低能量裕度)以节省能量和减少磨损。
- 数据写入方法及装置-201210381337.2
- 方运潭;李华伟;李晓维 - 华为技术有限公司;中国科学院计算技术研究所
- 2012-10-10 - 2018-05-29 - G11C11/56
- 本发明实施例提供数据写入方法及装置。该方法包括：获取待写入数据与存储器中已存储数据的绝对差值；判断所述绝对差值是否大于预设阈值；若判断为是，则将所述待写入数据写入所述存储器；否则，不执行数据写入操作。本发明实施例提供的数据写入方法及装置能够用于有效减少对存储器进行写操作的次数，从而降低所带来的不良效果。
- 一种硫属相变存储器CRAM的存储元结构与驱动电路-201610691538.0
- 胡松华 - 胡松华
- 2016-08-21 - 2018-03-06 - G11C11/56
- 一种硫属相变存储器CRAM的存储元结构与驱动电路，适用于电子领域。CRAM的存储元结构与驱动电路由写电路、读电路模块、带译码器的CRAM存储矩阵组成。电路结构较为紧凑，体积小，存储容量较高，工作稳定，适应性好，提高了工作效率，功耗低，且具有良好的抗干扰性和可靠性。
- 阻变存储器件及其驱动方法-201310170871.3
- 任爀祥;宋泽相 - 爱思开海力士有限公司
- 2013-05-10 - 2018-02-06 - G11C11/56
- 本发明公开了一种阻变存储器件，所述阻变存储器件包括多个存储器单元，每个存储器单元被配置成储存正常数据、与第一电阻状态相对应的第一参考数据以及与第二电阻状态相对应的第二参考数据；数据复制单元，被配置成暂时储存从选中的存储器单元读取的正常数据，并且基于储存的正常数据来产生复制的单元电流；镜像块，被配置成暂时储存从选中的存储器单元读取的第一参考数据和第二参考数据，并且分别基于储存的第一参考数据和第二参考数据来产生第一参考电流和第二参考电流；以及感测单元，被配置成基于复制的单元电流以及第一参考电流和第二参考电流来感测储存的正常数据。
- 非易失性存储装置的编程处理和非易失性存储系统-201480005814.2
- 李艳 - 桑迪士克科技有限责任公司
- 2014-01-24 - 2018-02-02 - G11C11/56
- 一种用于以下操作的系统及方法将一组数据编程至非易失性存储元件上；内部地或外部地将待编程的数据页的副本以及周围的数据页保存至存储器单元；在编程之后验证编程的正确性；以及当发现编程错误时，在替选的非易失性存储元件中恢复要被重新编程的被损坏的数据的安全副本。另外，一种用于以下操作的系统及方法对跨越非易失性存储器系统的多个管芯的一组或更多组数据进行编程；在对所述一组或更多组数据进行编程之前，借助于诸如XOR运算对跨越多个管芯的数据页进行组合；使用各种方法确定编程的正确性；以及当识别到数据损坏时，借助于诸如XOR运算来恢复数据页的安全副本，以将页重新编程在非易失性存储器系统上的替选位置中。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
