[发明专利]一种新的芯片测试结构

摘要

本发明公开了一种晶圆可接受性测试的方法，述方法包括在所述第一梳状金属线上施加高电压，同时在所述第二梳状金属线上施加中电压，并保持全部的所述多晶硅接地；若测得所述多晶硅的电流超出规格，则表明是所述接触孔和所述多晶硅之间存在泄漏；若测得所述多晶硅的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效；通过本发明的使用，可以在帮助生产线在第一时间发现层间介电质孔洞、接触孔和多晶硅之间的孔洞等工艺缺陷，及时做出调整；并且由于本发明可同时监控多个工艺问题，大大减小了测试结构面积，降低了包含测试在内的生产成本。

主权项

一种芯片测试结构，其特征在于，包括梳状金属线、条状金属线、若干条互相之间平行排列的有源区、若干条互相之间平行排列的多晶硅和若干接触孔；若干所述多晶硅位于若干所述有源区的上层，且若干所述有源区与若干所述多晶硅在水平面内的投影互相垂直；所述梳状金属线位于所述多晶硅的上部，若干所述有源区通过若干所述接触孔连接于所述梳状金属线；所述条状金属线位于若干所述多晶硅的上部，若干所述多晶硅通过若干所述接触孔连接于所述条状金属线。