[发明专利]抗单粒子瞬态脉冲CMOS电路

摘要

本发明提供了一种抗单粒子瞬态脉冲CMOS电路，包括：第一缓冲器，其输入端接输入信号，输出第一缓冲信号（out1），用于消除“低高低”型脉冲；第二缓冲器，其输入端接输入信号，输出第二缓冲信号（out2），用于消除“高低高”型脉冲；8个MOS管，其输出的信号（out_inv）满足反相器，输入（out_inv）信号，输出信号（out）作为抗单粒子瞬态脉冲CMOS电路的输出信号。本发明采用不同上/下拉驱动能力的缓冲器得到分别能够滤除一种干扰脉冲的（out1）和（out2）信号。采用8个MOS管和1个反相器，通过逻辑操作使得输出信号（out）能够滤除两种干扰脉冲。

主权项

一种抗单粒子瞬态脉冲CMOS电路，包括：第一缓冲器（101），其输入端接收输入信号（in），其输出端输出第一缓冲信号（out1），用于消除“低高低”型脉冲；第二缓冲器（102），其输入端接收输入信号（in），其输出端输出第二缓冲信号（out2），用于消除“高低高”型脉冲；第一PMOS管（103）、第三PMOS管（105）、第一NMOS管（107）和第三NMOS管（109），其中第一PMOS管（103）的源端接电源电压，第一PMOS管（103）的漏端连接第三PMOS管（105）的源端，第三PMOS管（105）的漏端连接第一NMOS管（107）的漏端，第一NMOS管（107）的源端连接第三NMOS管（109）的漏端，第三NMOS管（109）的源端接地；第一PMOS管（103）和第三PMOS管（105）的衬底接电源，第一NMOS管（107）和第三NMOS管（109）的衬底接地；第二PMOS管（104）、第四PMOS管（106）、第二NMOS管（108）和第四NMOS管（110），其中第二PMOS管（104）的源端接电源电压，第二PMOS管（104）的漏端连接第四PMOS管（106）的源端，第四PMOS管（106）的漏端连接第二NMOS管（108）的漏端，第二NMOS管（108）的源端连接第四NMOS管（110）的漏端，第四NMOS管（110）的源端接地；第二PMOS管（104）、第四PMOS管（106）的衬底接电源、第二NMOS管（108）和第四NMOS管（110）的衬底接地；其中，第一PMOS管（103）和第二PMOS管（104）的漏端相连，第三PMOS管（105）和第四PMOS管（106）的漏端相连形成反相输出节点（out_inv）；输出反相器（111），其输入端连接反相输出节点（out_inv），输出反相器（111）的输出信号（out）作为抗单粒子瞬态脉冲CMOS电路的输出信号；其中，第一PMOS管（103）的栅极连接第二缓冲信号（out2）和第一缓冲信号（out1）中的任一个，第三PMOS管（105）的栅极连接第二缓冲 信号（out2）和第一缓冲信号（out1）中的另一个；若第一PMOS管（103）的栅极连接第二缓冲信号（out2），则第二PMOS管（104）的栅极连接输出反相器（111）的输出信号（out），第四PMOS管（106）的栅极连接反相输出节点（out_inv）；若第一PMOS管（103）的栅极连接第一缓冲信号（out1），则第二PMOS管（104）的栅极连接反相输出节点（out_inv），第四PMOS管（106）的栅极连接输出反相器（111）的输出信号（out）；第一NMOS管（107）的栅极连接第二缓冲信号（out2）和输出反相器（111）的输出信号（out）中的任一个，第三NMOS管（109）的栅极连接第二缓冲信号（out2）和输出反相器（111）的输出信号（out）中的另一个；第二NMOS管（108）的栅极连接第一缓冲信号（out1）和反相输出节点（out_inv）中的任一个，第四NMOS管（110）的栅极连接第一缓冲信号（out1）和反相输出节点（out_inv）中的另一个。