[发明专利]抗单粒子瞬态脉冲CMOS电路

说明书

技术领域

本发明涉及抗辐照加固电路技术领域，具体的说，本发明涉及一种抗单粒子瞬态脉冲电路。

背景技术

航天技术是衡量一个国家现代化水平和综合国力的重要标志，集成电路作为航天器的核心，其性能和功能己成为各种航天器性能的主要衡量指标之一。为了应对当前及未来航天技术发展的挑战，各国都在积极研制高性能、高抗辐照能力的集成电路。近年来我国航天事业发展迅速，载人航天工程、探月工程、“北斗”导航定位系统、“天宫”等重大航天应用抗辐照集成电路提出了迫切的需求。

单粒子效应，是指航天及地面等辐射环境中存在的高能粒子，在芯片内部敏感区域引发电离辐射所产生的辐射损伤效应。电离辐射在粒子运动轨迹上产生密集的电子/空穴对，当这些电子/空穴对被电路节点收集时，可能改变电路正常工作状态，导致数据错误，工作失常，芯片烧毁等严重后果。

单粒子效应主要可分为两大类：

硬错误：是指造成器件本身永久性损坏，如单粒子烧毁，单粒子栅穿等；

软错误：是指电路逻辑电平发生改变，存储数据发生错误，但器件本身并没有造成永久性损坏。其最主要的两种类型为单粒子翻转和单粒子瞬变；

单粒子翻转是指辐射导致存储电路状态发生翻转，通常发生在SRAM，DRAM等大规模存储阵列中，单粒子翻转产生的错误率同时钟频率无关；

单粒子瞬态SET（Single Event Transient）是指辐射导致电路节点电压、电流产生瞬时变化，产生单粒子瞬态脉冲，该脉冲在电路中传播可引起锁相环，运算放大器等模拟电路工作异常，也可能传输到存储电路的输入端，导致写入错误数据。单粒子瞬变产生的错误率随时钟频率的增加线性增加。

随着工艺尺寸缩减以及时钟频率的增加，单粒子效应引起集成电路的失效越来越严重，并且单粒子瞬态脉冲已经超过单粒子翻转成为软错误的主要来源。因此设计一种电路，滤除单粒子瞬态脉冲信号，可以有效防止瞬态脉冲的继续传播，避免对后级电路的影响，将显著提高电路的抗单粒子水平。

目前主要的抗单粒子瞬态脉冲电路主要有两类：时间冗余方法，空间冗余方法。延迟-裁决电路是常见的时间冗余方法，该方法是指将组合逻辑的输出分别经过2个不同的延时通路，将原信号和两个延迟信号输入给裁决电路，裁决电路通过多数表决决定最终的输出。常见的空间冗余方法是三倍冗余电路，即做三块一样的组合电路，三者输出给裁决电路，根据多数表决输出正确结果，需要原电路3倍以上的面积。改进的二倍冗余结构，也需要原来的2倍以上面积。而时间冗余方法也需要较大面积来实现两路延迟通路。

目前，还有人提出了通过改进末端时序单元的时间冗余采样技术，以不同相位的时钟在多个时间点采样锁存组合逻辑的输出，通过比较采样结果来滤除SET脉冲。采用该方法也需要实现两级相位延迟，以及三个锁存器以及裁决电路，硬件消耗较大。

发明内容

本发明的目的在于提供一种能解决上述问题的抗单粒子瞬态脉冲电路。

在一个方面，本发明提供了一种抗单粒子瞬态脉冲CMOS电路，包括：

第一缓冲器，其输入端接收输入信号，其输出端输出第一缓冲信号，用于消除“低高低”型脉冲；

第二缓冲器，其输入端接收输入信号，其输出端输出第二缓冲信号，用于消除“高低高”型脉冲；

第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，其中第一PMOS管的源端接电源电压，第一PMOS管的漏端连接第三PMOS管的源端，第三PMOS管的漏端连接第一NMOS管的漏端，第一NMOS管的源端连接第三NMOS管的漏端，第三NMOS管的源端接地；第一PMOS管和第三PMOS管的衬底接电源，第一NMOS管和第三NMOS管的衬底接地；

第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管，其中第二PMOS管的源端接电源电压，第二PMOS管的漏端连接第四PMOS管的源端，第四PMOS管的漏端连接第二NMOS管的漏端，第二NMOS管的源端连接第四NMOS管的漏端，第四NMOS管的源端接地；第二PMOS管、第四PMOS管的衬底接电源、第二NMOS管和第四NMOS管的衬底接地；

其中，第一PMOS管和第二PMOS管的漏端相连，第三PMOS管和第四PMOS管的漏端相连形成反相输出节点；

输出反相器，其输入端连接反相输出节点，输出反相器的输出信号作为抗单粒子瞬态脉冲CMOS电路的输出信号；