[发明专利]半导体制造方法有效
申请号: | 201310215646.7 | 申请日: | 2013-05-31 |
公开(公告)号: | CN104217947B | 公开(公告)日: | 2018-11-06 |
发明(设计)人: | 殷华湘;罗军;陈率;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/311 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种FinFET制造方法,在形成具有不同高度顶面的假栅极层之后,形成完全覆盖假栅极层的介质层,通过对介质层进行回刻蚀,暴露出具有较高顶面的部分假栅极层,并通过暴露出的顶面对该部分假栅极层进行各向异性干刻蚀,由于各项异性干刻蚀的刻蚀速率容易控制,可以使该部分假栅极层的顶面下降至与较低顶面的部分假栅极层水平,从而能够在去除介质层后获得具有平坦表面的假栅极层,有利于后续工艺的进行并保证了器件良率。 | ||
搜索关键词: | 半导体 制造 方法 | ||
【主权项】:
1.一种半导体器件制造方法,用于制造FinFET器件,其中,包括如下步骤:提供衬底,在所述衬底上形成鳍片;形成假栅极绝缘层;全面性形成假栅极层,所述假栅极层的材料为P型多晶硅或非晶硅,其中,位于所述鳍片正上方的所述假栅极层具有第一顶面,位于所述鳍片之外的所述衬底上方的所述假栅极层具有第二顶面,所述第一顶面高于所述第二顶面;形成完全覆盖所述假栅极层的介质层;对所述介质层进行回刻蚀,暴露出所述假栅极层的所述第一顶面;经由暴露的所述第一顶面对所述假栅极层进行刻蚀,直至被刻蚀的所述假栅极层的顶面与所述第二顶面平齐;去除所述介质层,从而获得具有平坦表面的所述假栅极层;其中,对所述介质层进行回刻蚀的具体工艺包括:反应离子刻蚀、离子铣、离子束刻蚀或湿法腐蚀。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310215646.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造