[发明专利]半导体制造方法

说明书

本发明提供了一种FinFET制造方法，在形成具有不同高度顶面的假栅极层之后，形成完全覆盖假栅极层的介质层，通过对介质层进行回刻蚀，暴露出具有较高顶面的部分假栅极层，并通过暴露出的顶面对该部分假栅极层进行各向异性干刻蚀，由于各项异性干刻蚀的刻蚀速率容易控制，可以使该部分假栅极层的顶面下降至与较低顶面的部分假栅极层水平，从而能够在去除介质层后获得具有平坦表面的假栅极层，有利于后续工艺的进行并保证了器件良率。

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种FinFET假栅平坦化工艺的半导体制造方法。

背景技术

近30年来，半导体器件一直按照摩尔定律等比例缩小，半导体集成电路的特征尺寸不断缩小，集成度不断提高。随着技术节点进入深亚微米领域，例如100nm以内，甚至45nm以内，传统场效应晶体管(FET)，也即平面FET，开始遭遇各种基本物理定律的限制，其等比例缩小的前景受到挑战。因此，众多新型结构的FET被开发出来，以应对现实的需求，而FinFET就是其中一种非常具有等比例缩小潜力的新结构器件。

FinFET，鳍状场效应晶体管，是一种多栅半导体器件。由于结构上的独有特点，FinFET成为深亚微米集成电路领域极具发展前景的器件。顾名思义，FinFET包括一个垂直于体硅的衬底的Fin，Fin被称为鳍片或鳍状半导体柱，不同的FinFET被STI(浅沟槽隔离)结构分割开来。不同于常规的平面FET，FinFET的沟道区位于Fin之内。栅极绝缘层和栅极在侧面和顶面包围Fin，从而形成至少两面的栅极，即位于Fin的两个侧面上的栅极；同时，通过控制Fin的厚度，使得FinFET具有极佳的特性：更好的短沟道效应抑制能力，更好的亚阈值斜率，较低的关态电流，无浮体效应，更低的工作电压，等等。

现有的FinFET结构及其制造方法通常包括：在体硅衬底或者SOI衬底中刻蚀形成多个平行的沿第一方向延伸的Fin和沟槽；在沟槽中填充绝缘材料形成浅沟槽隔离(STI)；在Fin顶部以及侧壁沉积通常为氧化硅的假栅极绝缘层，在假栅极绝缘层上沉积通常为多晶硅或者非晶硅的假栅极层；刻蚀假栅极层和假栅极绝缘层，形成沿第二方向延伸的假栅极堆栈，其中第二方向优选地垂直于第一方向；在假栅极堆栈的沿第一方向两侧形成栅极侧墙；刻蚀栅极侧墙的沿第一方向两侧的Fin形成源漏沟槽，并在源漏沟槽中外延形成源漏区；沉积层间介质层(ILD)；去除假栅极堆栈，在ILD中形成栅极沟槽；在栅极沟槽中沉积高k栅极绝缘层以及金属、金属合金或金属氮化物的栅极导电层。

其中，在形成多晶硅或非晶硅的假栅极层(可以参考附图2的假栅极层4)之后，需要对假栅极层进行平坦化，以利于后续工艺的进行。然而，在现有的FinFET工艺中，平坦化停止同一介质内部而缺少终点触发，假栅极层的平坦化难以得到精确控制，工艺的均匀性和重复性都比较差，这也对后续工艺和整个FinFET的结构带来了不良的影响。

因此，需要提供一种新的FinFET制造方法，改善现有的假栅极层平坦化的缺陷，以获得更好的工艺可控性和器件良率。

发明内容

针对现有技术中假栅极层平坦化难以控制的缺陷，本发明采用额外形成的介质层以及回刻蚀工艺，使得假栅极层平坦化具有良好的可控性，均匀性和可重复性都得到了保证。

根据本发明的一个方面，本发明提供一种半导体器件制造方法，包括如下步骤：

提供衬底，在所述衬底上形成鳍片；

形成假栅极绝缘层；

全面性形成假栅极层，其中，位于所述鳍片正上方的所述假栅极层具有第一顶面，位于所述鳍片之外的所述衬底上方的所述假栅极层具有第二顶面，所述第一顶面高于所述第二顶面；

形成完全覆盖所述假栅极层的介质层；

对所述介质层进行回刻蚀，暴露出所述假栅极层的所述第一顶面；