[发明专利]半导体存储器件及其操作方法有效
| 申请号： | 201310039701.1 | 申请日： | 2013-01-31 |
| 公开（公告）号： | CN103680613B | 公开（公告）日： | 2018-09-04 |
| 发明（设计）人： | 周瀚洙 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/10;G11C16/30 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;周晓雨 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体存储器件及其操作方法。所述半导体存储器件包括存储器单元阵列，所述存储器单元阵列包括耦接在位线与公共源极线之间的单元串，每个单元串包括层叠在衬底之上的多个存储器单元。所述半导体存储器件还包括外围电路，所述外围电路被配置成将负电压供应给与单元串耦接的一个或更多个字线，并且将正电压供应给公共源极线，其中，在执行编程操作之前，外围电路供应正电压和负电压。 | ||
| 搜索关键词： | 半导体 存储 器件 及其 操作方法 | ||
【主权项】：
1.一种操作三维半导体存储器件的方法，所述方法包括以下步骤：将负电压供应给与耦接在位线和公共源极线之间的单元串相耦接的虚设字线；将正电压供应给所述公共源极线以设定所述单元串的沟道；以及对所述单元串的选中区域执行编程操作，其中，所述单元串还与漏极选择线和源极选择线耦接，并且所述字线包括顺序地设置在所述漏极选择线与所述源极选择线之间的所述虚设字线和主字线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310039701.1/，转载请声明来源钻瓜专利网。
