[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种操作三维半导体存储器件的方法，所述方法包括以下步骤：

将负电压供应给与耦接在位线和公共源极线之间的单元串相耦接的虚设字线；

将正电压供应给所述公共源极线以设定所述单元串的沟道；以及

对所述单元串的选中区域执行编程操作，

其中，所述单元串还与漏极选择线和源极选择线耦接，并且所述字线包括顺序地设置在所述漏极选择线与所述源极选择线之间的所述虚设字线和主字线。

2.如权利要求1所述的方法，其中，供应所述负电压包括以下步骤：将所述负电压供应给所述字线之中的与所述位线相邻的字线。

3.如权利要求1所述的方法，其中，供应所述负电压包括以下步骤：将参考电压供应给所述位线，并且将电源电压供应给所述漏极选择线。

4.如权利要求3所述的方法，其中，供应所述负电压还包括以下步骤：将所述参考电压供应给所述主字线。

5.如权利要求4所述的方法，其中，供应所述负电压还包括以下步骤：将所述参考电压供应给所述源极选择线。

6.如权利要求3所述的方法，其中，所述字线还包括设置在所述主字线与所述源极选择线之间的第二虚设字线，

其中，供应所述负电压包括以下步骤：将所述参考电压供应给所述第二虚设字线。

7.如权利要求1所述的方法，其中，将所述主字线分成字线组，

以及其中，供应给所述字线组的电压随着相对应的字线组与所述源极选择线之间的距离变小而增加。

8.一种操作三维半导体存储器件的方法，所述三维半导体存储器件具有耦接在位线与公共源极线之间的单元串，所述方法包括以下步骤：

将负电压供应给与单元串相耦接的虚设字线，并驱动与所述单元串耦接的行线，使得每个单元串的沟道的电位具有大体相同的幅度，或者随着所述沟道与所述公共源极线之间的距离变小而减小；以及

对所述单元串的选中区域执行编程操作，

其中，所述单元串还与漏极选择线和源极选择线耦接，并且所述字线包括顺序地设置在所述漏极选择线与所述源极选择线之间的所述虚设字线和主字线。

9.如权利要求8所述的方法，其中，驱动所述行线还包括以下步骤：

将参考电压供应给所述位线；以及

将电源电压供应给所述漏极选择线。

10.如权利要求8所述的方法，其中，将所述主字线分成字线组，

以及其中，供应给所述字线组的电压随着相对应的字线组与所述源极选择线之间的距离变小而增加。

11.一种半导体存储器件，包括：

存储器单元阵列，所述存储器单元阵列包括耦接在位线与公共源极线之间的单元串，每个单元串包括层叠在衬底之上的多个存储器单元；以及

外围电路，所述外围电路被配置成将负电压供应给与所述单元串耦接的虚设字线，并且将正电压供应给所述公共源极线，其中，在执行编程操作之前，所述外围电路供应所述正电压和所述负电压，

其中，所述单元串还与漏极选择线和源极选择线耦接，并且所述字线包括顺序地设置在所述漏极选择线与所述源极选择线之间的所述虚设字线和主字线。

12.如权利要求11所述的半导体存储器件，其中，所述外围电路将参考电压供应给所述位线并且将电源电压供应给所述漏极选择线。

13.如权利要求12所述的半导体存储器件，其中，所述外围电路将所述参考电压供应给所述主字线和所述源极选择线。