[发明专利]半导体存储器件及其操作方法

说明书

本发明提供了一种半导体存储器件及其操作方法。所述半导体存储器件包括存储器单元阵列，所述存储器单元阵列包括耦接在位线与公共源极线之间的单元串，每个单元串包括层叠在衬底之上的多个存储器单元。所述半导体存储器件还包括外围电路，所述外围电路被配置成将负电压供应给与单元串耦接的一个或更多个字线，并且将正电压供应给公共源极线，其中，在执行编程操作之前，外围电路供应正电压和负电压。

相关申请的交叉引用

本申请要求2012年8月29日提交的申请号为10-2012-0095074的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明提供一种半导体存储器件。

背景技术

半导体存储器是利用诸如硅Si、锗Ge、砷化镓GaAs、磷化铟InP等的半导体来实现的存储器件。典型地，半导体存储器件可以是易失性存储器件或非易失性存储器件。易失性存储器件是如果不供电就会丢失储存的数据的存储器件。易失性存储器件的实例包括静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等。非易失性存储器件是即使不供电也保留储存的数据的存储器件。非易失性存储器件的实例包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、快闪存储器、相变RAM（PRAM）、磁性RAM（MRAM）、阻变RAM（RRAM）、铁电RAM（FRAM）等。快闪存储器（可能是最常见和公知的非易失性存储器件）包括或非型存储器件和与非型存储器件。

已经研究了具有三维阵列结构的半导体存储器件以提高半导体存储器件的集成度。为了制造这样的器件，保证编程操作、读取操作以及擦除操作的可靠性是重要的。

发明内容

本文描述的实施例可以提供一种可靠性增强的半导体存储器件。

根据一些实施例，提供一种操作三维半导体存储器件的方法。所述方法包括以下步骤：将负电压提供给与耦接在位线与公共源极线之间的单元串相耦接的一个或更多个字线；并且将正电压提供给公共源极线以设定单元串的沟道，以及对单元串的选中区域执行编程操作。

在一些实施例中，可以将设置在供应了负电压的字线与公共源极线之间的字线分成字线组，并且供应给字线组的电压可以随着相对应的字线组与源极选择线之间的距离变小而变高。

根据一些实施例，还提供一种操作具有耦接在位线与公共源极线之间的单元串的三维半导体存储器件的方法。所述方法包括以下步骤：驱动与单元串耦接的行线，使得每个单元串的沟道的电位具有大体相同的幅度，或者随着沟道与公共源极线之间的距离变小而减小，以及对单元串的选中区域执行编程操作。

根据一些实施例，还提供一种半导体存储器件。所述半导体存储器件包括存储器单元阵列，所述存储器单元阵列包括耦接在位线与公共源极线之间的单元串，每个单元串包括层叠在衬底之上的多个存储器单元。所述半导体存储器件还包括外围电路，所述外围电路被配置成将负电压供应给与单元串耦接的一个或更多个字线，并且将正电压供应给公共源极线，其中，在执行编程操作之前，所述外围电路供应正电压和负电压。

外围电路可以将负电压供应给字线中的与位线相邻的字线。

如本文公开的实施例可以提供增强的可靠性。

附图说明

结合附图考虑并参照以下详细描述来说明根据本公开的实施例，其中：

图1是说明根据一些实施例的半导体存储器件的框图；

图2是说明图1中的存储器单元阵列的框图；

图3是说明图2中的存储块BLK1~BLKz之一的BLK1的一个实例BLK1a的立体图；

图4是说明沿着图3的线IV-IV’截取的存储块BLK1a的截面图；