[发明专利]半导体结构及其制造方法

摘要

本发明提供了一种半导体结构，包括衬底、栅堆叠、侧墙、基底区、源/漏区以及支撑结构，其中：所述基底区位于所述衬底上方并通过空腔与所述衬底之间隔离；所述支撑隔离结构位于所述空腔的两侧，其中，部分所述支撑隔离结构与所述衬底相连接；所述栅堆叠位于所述基底区之上，所述侧墙环绕所述栅堆叠；所述源/漏区位于所述栅堆叠、基底区和支撑隔离结构的两侧，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。本发明还提供了一种半导体结构的制造方法。本发明利于抑制短沟道效应，以及向沟道提供最优的应力效果。

主权项

一种半导体结构的制造方法，该方法包括以下步骤：a)提供衬底(130)，在该衬底(130)之上形成第一半导体层(110)，在该第一半导体层(110)之上形成第二半导体层(101)，在该第二半导体层(101)之上形成栅堆叠以及围绕该栅堆叠的第一侧墙(240)；b)去除位于所述栅堆叠两侧的所述第二半导体层(101)，形成器件堆叠；c)在所述器件堆叠的两侧形成第二侧墙(260)，并去除位于所述器件堆叠两侧的部分所述第一半导体层(110)，保留一定厚度的第一半导体层(110)；d)在所述器件堆叠的宽度方向上的部分区域中，去除位于所述器件堆叠两侧的所述第一半导体层(110)，以暴露所述衬底(130)；e)在所述器件堆叠的宽度方向上的所述部分区域中，在第二侧墙(260)以及器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构(123)；f)去除剩余的所述第一半导体层(110)，在所述器件堆叠下方形成空腔(112)；g)去除所述第二侧墙(260)，并在所述器件堆叠的两侧形成源/漏区，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。