[发明专利]改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法有效
申请号: | 201210346926.7 | 申请日: | 2012-09-17 |
公开(公告)号: | CN103681301A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 吴智勇;林硕 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/02 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法,步骤包括:1)涂胶,曝光,定义钨通道尺寸;2)高压下,预淀积聚合物;3)预刻蚀聚合物;4)在沟槽侧壁和底部淀积聚合物;5)交迭进行聚合物刻蚀和淀积;6)深沟槽各向异性干法刻蚀,彻底打开沟槽底部聚合物,并刻蚀底部单晶硅,形成小单晶硅沟槽;7)循环进行步骤4)至6),直至达到要求的钨通道深度。本发明利用刻蚀和淀积交迭步骤来控制沟槽侧壁和底部的聚合物厚度,以保护沟槽侧壁的聚合物,这样大大降低了沟槽侧壁“扇贝”形貌的幅度,保证了后续金属钨阻挡层淀积的可行性和金属钨sinker的实现。 | ||
搜索关键词: | 改善 沟槽 侧壁 扇贝 形貌 刻蚀 工艺 方法 | ||
【主权项】:
改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法,其特征在于,包括以下步骤:1)在硅衬底上涂布光刻胶,曝光图形,形成用于填充钨的深沟槽,并定义钨通道的尺寸;2)在70~160毫托高压下,在光刻胶上预淀积一层聚合物,使步骤1)定义的钨通道的尺寸缩小;3)预刻蚀聚合物,在步骤2)淀积的聚合物表面打开缺口;4)在所述深沟槽侧壁和底部淀积一层聚合物;5)利用高能量等离子体交迭进行聚合物干法刻蚀和淀积,进一步加厚深沟槽侧壁的聚合物,同时减薄或完全打开深沟槽底部的聚合物;6)利用高能量等离子体,进行深沟槽的各向异性干法刻蚀,彻底打开深沟槽底部的聚合物,并刻蚀深沟槽底部的单晶硅,形成小单晶硅沟槽;7)循环进行步骤4)至6),直至达到所要求的钨通道深度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210346926.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种生长石墨烯的衬底的刻蚀方法
- 下一篇:层排列的制造方法以及层排列
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造