[发明专利]半导体装置图案化结构的制作方法有效
申请号: | 201210144551.6 | 申请日: | 2012-05-10 |
公开(公告)号: | CN103390551B | 公开(公告)日: | 2017-03-01 |
发明(设计)人: | 郭龙恩;廖俊雄;陈炫旭;李孟骏 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;G03F1/80 |
代理公司: | 北京市柳沈律师事务所11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种半导体装置图案化结构的制作方法,其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模,于基板上形成多个特征结构,其中各特征结构均包含一图案化第一掩模层及一图案化目标层。然后,形成一第二图案化掩模层于基板上,以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺,完全去除预定区域内的特征结构及第二图案化掩模层。最后,进行一第三蚀刻制作工艺,利用图案化第一掩模层作为蚀刻掩模,完全去除未被图案化第一掩模层遮蔽的该目标层。 | ||
搜索关键词: | 半导体 装置 图案 结构 制作方法 | ||
【主权项】:
一种半导体装置图案化结构的制作方法,包含有:依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上;进行一第一蚀刻制作工艺,利用该第一图案化掩模层作为蚀刻掩模,去除部分该第一掩模层及部分该目标层,以于该基板上形成多个特征结构,其中各该特征结构均包含有一图案化第一掩模层及一图案化目标层;形成一第二图案化掩模层于该基板上,该第二图案化掩模层覆盖部分该些特征结构并暴露一预定区域;进行一第二蚀刻制作工艺,完全去除该预定区域内的该些特征结构,以于该预定区域内形成一第一沟槽;以及在形成该第一沟槽之后,进行一第三蚀刻制作工艺,利用该些图案化第一掩模层作为蚀刻掩模,完全去除未被该些图案化第一掩模层遮蔽的该目标层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210144551.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种不粘连双极电凝镊
- 下一篇:一种吐司面团自动整形入盒机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造