[发明专利]用于CMOS器件的测试器件、制作方法及其使用方法有效
| 申请号： | 201110410491.3 | 申请日： | 2011-12-09 |
| 公开（公告）号： | CN103165578A | 公开（公告）日： | 2013-06-19 |
| 发明（设计）人： | 王喆;张喆 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/02;G01R31/26 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;顾珊 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于CMOS器件的测试器件、制作方法及其使用方法，该测试器件包括：半导体衬底，所述半导体衬底包括测试区域；N型阱区和P型阱区，所述N型阱区和所述P型阱区设置在所述半导体衬底中的所述测试区域内；P型掺杂区和N型掺杂区，所述P型掺杂区位于所述N型阱区内，所述N型掺杂区位于所述P型阱区内且具有预定宽度；接触孔，所述接触孔位于所述N型阱区、所述P型阱区、所述P型掺杂区和所述N型掺杂区上，用于使所述N型阱区、所述P型阱区、所述P型掺杂区和所述N型掺杂区与其它部件连通。该测试结构能够及时发现CMOS器件中存在的掺杂损失，且确定工艺窗口，避免对后续晶片的制作产生影响，进而提高良品率，降低生产成本。 | ||
| 搜索关键词： | 用于 cmos 器件 测试 制作方法 及其 使用方法 | ||
【主权项】：
一种用于CMOS器件的测试器件，其特征在于，包括：半导体衬底，所述半导体衬底包括测试区域；N型阱区和P型阱区，所述N型阱区和所述P型阱区设置在所述半导体衬底中的所述测试区域内；P型掺杂区和N型掺杂区，所述P型掺杂区位于所述N型阱区内，所述N型掺杂区位于所述P型阱区内且具有预定宽度；接触孔，所述接触孔位于所述N型阱区、所述P型阱区、所述P型掺杂区和所述N型掺杂区上，用于使所述N型阱区、所述P型阱区、所述P型掺杂区和所述N型掺杂区与其它部件连通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110410491.3/，转载请声明来源钻瓜专利网。
- 上一篇：通用化汽车玻璃升降器检测系统
- 下一篇：摆锤装置试验台中的脱钩保险机构
