[发明专利]封装单元及其堆叠结构与制造方法无效

专利信息
申请号: 201110262924.5 申请日: 2011-09-07
公开(公告)号: CN102446884A 公开(公告)日: 2012-05-09
发明(设计)人: 洪英博;张道智 申请(专利权)人: 财团法人工业技术研究院
主分类号: H01L23/498 分类号: H01L23/498;H01L23/485;H01L21/60
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种封装单元及其堆叠结构与制造方法,其包括提供一基板;形成一第一图案化线路层及一第一导电柱,第一图案化线路层设置于基板的一表面,第一导电柱贯穿基板并连接第一图案线路层;设置一半导体元件于基板上,半导体元件包括至少一芯片;形成一绝缘层于半导体元件及基板上;形成一第二导电柱、一第三导电柱及一第二图案化线路,第二导电柱贯穿绝缘层并电连接第一导电柱,第三导电柱贯穿绝缘层并连接半导体元件,第二图案化线路层设置于绝缘层上并连接第二导电柱及第三导电柱。
搜索关键词: 封装 单元 及其 堆叠 结构 制造 方法
【主权项】:
一种封装单元,至少包括:基板;第一图案化线路层,位于该基板的一表面;第一导电柱,贯穿该基板,并连接该第一图案化线路层;半导体元件,设置于该基板上,该半导体元件包括至少一芯片;绝缘层,覆盖该半导体元件及该基板;第二导电柱,贯穿该绝缘层,并电连接该第一导电柱;第三导电柱,贯穿该绝缘层,并连接该半导体元件;第二图案化线路层,位于该绝缘层上,并连接该第二导电柱及该第三导电柱;以及导电凸块,设置于该第二图案化金属层上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于财团法人工业技术研究院,未经财团法人工业技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110262924.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top