[发明专利]一种叠层封装结构及制造方法无效
| 申请号： | 201110247718.7 | 申请日： | 2011-08-24 |
| 公开（公告）号： | CN102280440A | 公开（公告）日： | 2011-12-14 |
| 发明（设计）人： | 马盛林;王贯江;朱韫晖;孙新;陈兢;缪旻;金玉丰 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L23/31;H01L23/48;H01L21/50 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 韩国胜;王莹 |
| 地址： | 100871*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及微电子封装领域，具体的公开了一种叠层封装结构及制造方法，所述叠层封装结构包括多个层叠的封装衬底及每层封装衬底上装载的至少一个半导体芯片；所述半导体芯片与其所在层的封装衬底之间为电连接；所述每层封装衬底上设有至少一个通孔，所述通孔中有导电金属柱，所述相邻层的封装衬底上位置相对应的导电金属柱之间通过电互连元件连接；所述相邻的两层封装衬底之间具有与其间的半导体芯片相匹配的凹坑。本发明所提供的叠层封装结构，可以有效缩小封装体积，实现更高的封装密度，更小的互连节距。 | ||
| 搜索关键词： | 一种 封装 结构 制造 方法 | ||
【主权项】：
一种叠层封装结构，其特征在于，所述叠层封装结构包括多个层叠的封装衬底及每层封装衬底上装载的至少一个半导体芯片；所述半导体芯片与其所在层的封装衬底之间为电连接；所述每层封装衬底上设有至少一个通孔，所述通孔中有导电金属柱，所述相邻层的封装衬底上位置相对应的导电金属柱之间通过电互连元件连接；所述相邻的两层封装衬底之间具有与其间的半导体芯片相匹配的凹坑。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110247718.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
